細談去耦合對電磁兼容的影響-EMC安規-電子元件技術網

你的位置：首頁 > EMC安規 > 正文

細談去耦合對電磁兼容的影響

發布時間：2017-01-03 來源：Chang Fei Yee 責任編輯：wenwei

【導讀】在考慮配電網(PDN)阻抗與同時開關噪聲(SSN)和電磁兼容性(EMC)的關係時，了解去耦合的影響至關重要。如果一個PCB的功率完整性或去耦合特性較差，例如高PDN阻抗，就會產生SSN和EMC問題。本文將通過實際案例，來證實PCB的PDN阻抗、SSN和EMC之間的關係。

分析和結果

測試的原型為下麵兩個版本：一個由晶體振蕩器提供外部50MHz參考的FPGA；三個主要接口：350MHz時鍾速率的DDR2 SDRAM、150MHz的ADC數據總線和100MHz 的以太網。所有這些元器件都由1.8V降壓轉換器供電。通過表1中列出的測試案例，可以了解去耦合(包括PCB疊層和電容器)對SSN和EMC的影響。

在測試案例1中，原型PCB包括四個信號層和一個接地層，有16個0.1μF去耦合電容器連接到PCB上FPGA的+1.8V電源引腳。在測試案例2中，原型PCB包括四個信號層和三個接地層，有25個0.1μF去耦合電容器連接到PCB 上FPGA的+1.8V電源引腳。

細談去耦合對電磁兼容的影響

表1. 研究PCB去耦合對SSN和EMC影響的測試案例。

由圖1的PDN阻抗曲線可以看出( 使用Mentor Graphic Hyperlynx軟件對布局後期的功率完整性進行分析)，相比測試案例1，測試案例2的電力網有更好的去耦合條件，因而在寬帶範圍內有更低的阻抗。0.1μF的電容器在中低頻段（< 400MHz）會產生影響。另外，接地層的平麵電容在頻率高於400MHz時會產生影響。與測試案例1相比，測試案例2有更多的去耦合電容器和接地層，因而具有更低的PDN阻抗。

細談去耦合對電磁兼容的影響

圖 1. PDN 阻抗圖

然後，對兩個測試案例中頻率跨越30MHz至1000MHz時+1.8V(使用頻譜分析儀通過交流耦合探測)的功率頻譜進行比較。參見圖2b所示的測試案例2的頻譜，所觀察到的雜散主要是由晶體振蕩器(50MHz基頻)、DDR2 SDRAM (350MHz基頻)、ADC數據總線(150MHz基頻)和以太網(100MHz基頻)的諧波造成的。在圖2a所示的測試案例1中，由於去耦合性能較差，頻譜上出現了雜散，其功率達到最高。

PDN阻抗和晶體振蕩器瞬態電流之間的相互作用，加上在特定頻率上同時開關或切換的IC輸出緩衝器(即SSN)，共同產生了電網噪聲。通過改善去耦合降低功率阻抗，SSN和頻率雜散便能得到抑製。

細談去耦合對電磁兼容的影響

圖2a: 測試案例1 中+1.8V的SSN　　　圖2b:測試案例2 中+1.8V的SSN

通過在3米的電波暗室進行輻射發射(RE)測試可以比較兩種測試案例的原型之間的噪聲性能。測試案例2顯示出比測試案例1更好的RE或EMC性能，測試案例2中有更多的接地層，這不僅能改善去耦合或PDN阻抗，還為沿PCB 跡線傳輸的所有信號提供了恰當的返回路徑，從而進一步降低了輻射發射。

細談去耦合對電磁兼容的影響

圖3a: 測試案例1的RE 圖3b:測試案例2的RE

結論

實際測試證實了去耦合對SSN和EMC的確會產生影響。因此，PDN和PCB疊層必須采用嚴格的方式執行，以確保原型具有出色的質量、穩健性和功能。

本文來源於電子技術設計。

推薦閱讀：

從儲能、阻抗兩種不同視角解析電容去耦原理

數字電路PCB設計中的EMC/EMI控製技術

熱電偶之基本原理及設計要點

較簡單二極管更靈敏的AM檢波器設計

從硬件到算法，單目視覺ADAS背後有哪些技術原理及難點？

要采購電容器麼，點這裏了解一下價格!

上一篇：智能手機前端和內部射頻濾波器會有什麼變化？5G到來時！

下一篇：I2C總線產品硬件測試，30秒搞定IIC時序分析

特別推薦

技術文章更多>>

技術白皮書下載更多>>

熱門搜索

友情鏈接(QQ：317243736)

我愛方案網 ICGOO元器件商城創芯在線檢測芯片查詢天天IC網電子產品世界無線通信模塊控製工程網電子開發網電子技術應用與非網世紀電源網 21ic電子技術資料下載電源網電子發燒友網中電網中國工業電器網連接器礦山設備網工博士智慧農業工業路由器天工網乾坤芯電子元器件采購網亞馬遜KOL 聚合物鋰電池工業自動化設備企業查詢工業路由器元器件商城連接器 USB中文網今日招標網塑料機械網農業機械中國IT產經新聞網高低溫試驗箱

關閉

關閉