許多實際高速采樣係統，如電氣測試與測量設備、生命係統健康監護
、雷達和電子戰對抗等，不能接受較高的ADC轉換誤差率。這些係統要在很寬的噪聲頻譜上尋找極其罕見或極小的信號。誤報警可能會引起係統故障。因此，我們必須能夠量化高速ADC轉換誤差率的頻率和幅度。

 

 

首先，讓我們理清誤差率描述中的兩大差異。轉換誤差率(CER)通常是ADC關於模擬電壓采樣的判斷不正確的結果，因此
，與轉換器輸入的滿量程範圍相比較
，其相應的數字碼也不正確。ADC的誤碼率(BER)也能描述類似的誤差，但就我們的討論而言，我們把BER定義為純數字接收錯誤；如果沒有這種錯誤

，那麼轉換的碼數據就是正確的。這種情況下
，正確的ADC數字輸出未能被FPGA或ASIC等下遊邏輯器件正確接收到。代碼出錯的程度及其出現的頻率就是本文餘下部分要討論的內容。

 

僅僅閱讀數據手冊中的技術參數
，可能難以掌握ADC轉zhuan換huan誤wu差cha。使shi用yong轉zhuan換huan器qi數shu據ju手shou冊ce中zhong的de單dan個ge數shu據ju，當dang然ran可ke以yi對dui轉zhuan換huan誤wu差cha率lv進jin行xing某mou種zhong估gu計ji，但dan該gai數shu據ju量liang化hua的de到dao底di是shi什shen麼me呢ne？您nin無wu從cong判pan斷duan多duo大da的de樣yang本ben偏pian差cha可ke被bei視shi為wei錯cuo誤wu，無wu法fa確que定ding試shi驗yan測ce量liang或huo仿fang真zhen的de置zhi信xin度du。必bi須xu將jiang“錯誤”定義限定在已知出現頻率所對應的幅度以內。

 

 

有多種誤差源會造成ADC轉換錯誤

，內部和外部均有。外部誤差源包括係統電源毛刺、接地反彈
、異常大的時鍾抖動和可能有錯的控製命令。ADC數據手冊中的建議和應用筆記通常會說明避開這些外部問題的最佳係統布局做法。ADC內部誤差源主要可歸因於亞穩態(Beavers，2014)或模擬域中各級之間的殘餘處理傳遞
，以及數字域和物理層中的輸出時序誤差。ADC設計團隊在器件開發過程中必須分析這些挑戰。

 

圖1. 對於滿量程上模擬分辨率的各個位
，理想ADC樣本都有單一數字輸出(左圖)。實際ADC輸出行為的一個例子(右圖)顯示了與內部和外部噪聲相關的某種模糊性。

 

在一組比較器中，當比較器基準電壓精確等於或極其接近待比較的電壓時，便可能發生亞穩態狀況(Kester
，2006)。比較電壓在幅度上越接近基準電壓，比較器作出全麵判斷所需的時間就越長。如果二者之間的電壓差非常小或為0，比bi較jiao器qi可ke能neng沒mei有you足zu夠gou的de時shi間jian來lai最zui終zhong判pan定ding比bi較jiao電dian壓ya是shi高gao於yu還hai是shi低di於yu基ji準zhun電dian壓ya。當dang該gai樣yang本ben的de轉zhuan換huan完wan成cheng時shi，比bi較jiao器qi輸shu出chu可ke能neng處chu於yu亞ya穩wen第di三san態tai，而er不bu是shi清qing晰xi地di判pan定ding一yi個ge有you效xiao邏luo輯ji輸shu出chu1或0 (Kester
，2006)。這種猶豫不定會波及整個ADC

，可能引起轉換錯誤。

 

圖2. 對於滿量程上模擬分辨率的各個位
，理想ADC樣本都有單一數字輸出(左圖)。實際ADC輸出行為的一個例子(右圖)顯示了與內部和外部噪聲相關的某種模糊性

 

在流水線型ADCjiagouzhong
，haiyouqitaqianzaizhuanhuanwuchayuan
，jizaijijianbianjiechuandichu
，canyudianyacongshangyijichuansongdaoxiayiji。liru，ruoliangjizhijianyouweixiaozhengdezengyipipeiwucha
，zecanyudianyadechuandihuizaihouxujizhongchanshengwucha。ciwai，fuzejiangyigedianyafasongdaoxiayiADC級的殘餘DAC中的毛刺也可能在稍後的處理中引起意外的幹擾誤差(Kester，2006)。任何無源元件中都存在的熱噪聲是所有ADC固有的噪聲分量，它決定了ADC處理的絕對噪底(Brannon

，2003)。在詳細測定ADC的過程中，必須審視和量化所有這些可能的誤差源，確保轉換器運行時沒有任何落差。

 

 

折合到輸入端的噪聲是ADC轉換缺陷的一個固有分量，其中包括ADC輸入端的熱噪聲。常常利用ADC輸入端開路或浮空情況下的數字輸出碼直方圖來對其進行量化。ADC數據手冊通常會說明並顯示此噪聲。下麵的圖形給出了此噪聲幅度的例子，其在本例中為[N] ± 11。

 

圖3. 輸入端開路或浮空時
，理想ADC會采樣輸出一個中間電平失調碼，如左側直方圖所示。實際ADC會有折合到輸入端的噪聲，其在對數尺度上應表現為高斯形狀的彎曲直方圖(右側)。

 

ADC的積分非線性(INL)是ADC滿量程輸入範圍內實際樣本編碼相對於理想輸出的傳遞函數(Kester，2005)。ADC數據手冊通常也會說明此信息並給出其曲線。與理想編碼的最大偏差通常用某一數量的LSB來表示。下麵是INL曲線示例。雖然它反映了一定量的絕對誤差，但在大部分16位或稍低分辨率的高速ADC中，INL通常隻有0到3個碼。它不是轉換器實際誤差率的主要貢獻因素。

 

圖4. INL曲線示例，在所有ADC編碼上測量

，與理想樣本相比
，最大誤差為±1 LSB或±1個碼
，對ADC轉換誤差而言基本上可忽略不計。

 

 

針對長期CER檢測
，測試方法可以使用非常低的ADC輸入頻率(相對於時鍾速率而言)。在(zai)任(ren)何(he)兩(liang)個(ge)相(xiang)鄰(lin)樣(yang)本(ben)點(dian)之(zhi)間(jian)構(gou)成(cheng)一(yi)條(tiao)直(zhi)線(xian)，正(zheng)弦(xian)波(bo)斜(xie)率(lv)可(ke)近(jin)似(si)為(wei)該(gai)直(zhi)線(xian)的(de)斜(xie)率(lv)。類(lei)似(si)地(di)，略(lve)高(gao)於(yu)采(cai)樣(yang)速(su)率(lv)的(de)輸(shu)入(ru)頻(pin)率(lv)會(hui)混(hun)疊(die)為(wei)低(di)頻(pin)。對(dui)於(yu)這(zhe)種(zhong)情(qing)況(kuang)
，有(you)一(yi)個(ge)可(ke)預(yu)測(ce)的(de)理(li)想(xiang)解(jie)決(jue)方(fang)案(an)能(neng)讓(rang)各(ge)相(xiang)鄰(lin)樣(yang)本(ben)處(chu)於(yu)前(qian)一(yi)樣(yang)本(ben)的(de)±1個(ge)碼(ma)內(nei)。輸(shu)入(ru)信(xin)號(hao)頻(pin)率(lv)和(he)編(bian)碼(ma)采(cai)樣(yang)時(shi)鍾(zhong)頻(pin)率(lv)必(bi)須(xu)鎖(suo)定(ding)，保(bao)持(chi)可(ke)預(yu)測(ce)的(de)相(xiang)位(wei)對(dui)齊(qi)。如(ru)果(guo)此(ci)相(xiang)位(wei)不(bu)是(shi)恒(heng)定(ding)值(zhi)，對(dui)齊(qi)就(jiu)會(hui)異(yi)相(xiang)，測(ce)量(liang)數(shu)據(ju)將(jiang)沒(mei)有(you)用(yong)處(chu)。因(yin)此(ci)
，為(wei)了(le)計(ji)算(suan)理(li)想(xiang)轉(zhuan)換(huan)結(jie)果(guo)，樣(yang)本(ben)(N + 1) – sample

(N)應相差一個碼
，幅度不超過1。

 

所有ADC固有的可預測小轉換誤差源包括積分非線性、輸入噪聲、時鍾抖動和量化噪聲。所有這些噪聲貢獻都可以累加以獲得最差限值
，若超過此限值
，誤差將被視為來自兩個相鄰轉換樣本。16位ADC的輸出編碼數是12位轉換器的24或16倍。因此
，該擴展分辨率會影響用於限製轉換誤差率測試的編碼數。在其他一切都相同時，16位ADC的限值將被12位ADC寬16倍。可使用ADC內置自測(BIST)功能並根據熱噪聲、時鍾抖動和其他係統非線性來確定誤差閾值。當超過誤差限值時，可在ADC內核中標記特定樣本及其對應的樣本數和誤差幅度。使用內部BIST的一大好處，是它將誤差源界定在ADC內核本身，排除了專屬於數字數據傳輸輸出的接收位錯誤引起的誤差。一旦明確誤差閾值，便可執行涉及ADC
、鏈路以及FPGA或ASIC的完整係統測量，以便確定全分量CER。

 

圖5. ADC轉換誤差率與其熱噪聲的關係通常隻能通過晶體管級電路仿真獲得。上圖為一個12位ADC的示例圖，要實現10–15的CER，其必須能承受8 Σ的熱噪聲。

 

現在看看如何計算熱噪聲貢獻(Brannon
，2003)。

 

SNR = 20log(VSIGNAL/VNOISE)

 

VNOISE = VSIGNAL × 10^(–SNR/20)

 

為得出ADC的均方根噪聲
，必須調整VFULLSCALE：

 

VNOISE = (VFULLSCALE/(2 × (2) × 10^(–SNR/20)

 

利用以下公式計算AD9625的熱噪聲限值，它是一款12位2.6 GSPS ADC，設計滿量程範圍(FSR)為1.1 V
，SNR為55，2.508 MHz混疊輸入頻率。熱噪聲限值 = 8 × VINpp × 10 ^ (SNR/20)/2√(2) = 3.39 mV ~±12個碼。

 

本例中，對於10–15誤差限值，單單熱噪聲的8Σ分布就能貢獻最多±12個碼。這應針對ADC的折合到輸入端總噪聲測量進行測試。注意：數據手冊中的折合到輸入端噪聲可能不是基於足夠大的樣本規模(用於10–15測試)而測得的。折合到輸入端噪聲包含所有內部噪聲源，包括熱噪聲。

 

為了明確界限以盡可能包含所有噪聲源，包括測試設備
，我們使用內部BIST來測量誤差幅度分布。利用AD9625的內部BIST
，以2.5 GSPS運行，混疊AIN頻率為80 kHz，接近ADC滿量程
，使用標稱

電源和溫度條件執行CER測量，為期20天。

 

假設模擬電壓轉換為數字表示的所有ADC處理都是理想的。數字數據仍然需要精確傳輸，並在信號鏈的下遊FPGA或ASIC中的下一級處理中精確接收。這一級的數字混亂通常由位錯誤或誤碼率來定義。然而，ADC的數據眼圖輸出的綜合特性可以在PCB走線末端直接測量
，並與JESD204B接收器眼罩比較，從而非常好地了解輸出質量(Farrelly，Loberg 2013)1。

 

在1 Σ內以2.6 GSPS運行時，為了確立10–15的CER，10的15次方個樣本，需要讓此測試連續運行4.6天。對於更大的Σ
，要確立更高的置信度


，此測試需要運行更長時間2。測試需要非常穩定的

測試環境和幹淨的電源。被測轉換器的電壓源如有任何毛刺未被抑製
，將導致測量錯誤，測試將不得不從頭再來。

 

可利用一個FPGAjishuqilaijilulianggexianglinyangbendefuduchachaoguoyuzhideqingkuang，bagaiyangbensuanzuoyicizhuanhuancuowu。jishuqibixuleijizhenggeceshiqijiandecuowuzongshu。weilequebaoxitongdegongzuoxingweifuheyuqi
，wuchafuduhelixiangzhiyeyingjiluzaizhifangtuzhong。ceshisuoxushijianqujueyucaiyangsulv、期望的測試轉換誤差率和置信度要求。小於10–15的CER和95%的置信度至少需要連續測試14天。通過外推到實測值以外可以估計CER
，但置信度會降低(Redd，2000)。

 

測量ADC的CER是shi一yi個ge破po費fei時shi間jian的de過guo程cheng，您nin可ke能neng會hui想xiang，是shi否fou能neng夠gou基ji於yu已yi知zhi測ce量liang結jie果guo進jin行xing外wai推tui。好hao消xiao息xi是shi可ke以yi這zhe樣yang做zuo。然ran而er，有you利li必bi有you弊bi，讀du者zhe要yao擦ca亮liang眼yan睛jing。當dang我wo們men不bu斷duan地di利li用yong這zhe種zhong方fang法fa對dui誤wu差cha率lv進jin行xing合he理li的de數shu學xue估gu計ji時shi，估gu計ji的de置zhi信xin度du會hui越yue來lai越yue低di3。例如，若置信度不到1%，那麼知道10–18的誤差率可能也沒有什麼用。

 

對於任何給定樣本，轉換誤差閾值可能累計達到4或5個LSB。根據ADC分辨率、係統性能和應用的誤差率要求
，該值的大小可能略有不同。使用此誤差帶與理想值進行比較後，超出此限值的樣本將被視為轉換錯誤。ADC的誤差帶可通過調整閾值並監視典型性能數據來測試。最後使用的測試限值為缺陷的均方根和，其中主要是ADC熱噪聲。

 

采cai樣yang值zhi相xiang對dui於yu理li想xiang值zhi的de測ce試shi數shu據ju直zhi方fang圖tu類lei似si於yu離li散san式shi泊bo鬆song分fen布bu圖tu。泊bo鬆song分fen布bu與yu二er項xiang式shi分fen布bu的de主zhu要yao區qu別bie在zai於yu，泊bo鬆song分fen布bu沒mei有you固gu定ding的de試shi驗yan次ci數shu。相xiang反fan，它ta使shi用yong固gu定ding的de時shi間jian或huo空kong間jian間jian隔ge
，並bing記ji錄lu其qi中zhong的de成cheng功gong次ci數shu，這zhe與yu上shang述shuCER測試方法相似。記錄到的任何樣本如超出根據理想值算得的誤差限值，就會被視為真正的碼錯誤。

 

圖6. 利用ADC樣本與理想輸出碼相比較的長期直方圖
，我們可以檢測任何超出計算限值的偏差。該直方圖類似於泊鬆分布圖。

 

 

懂得單個轉換器的CER之後，我們便可計算一個包含許多轉換器的高級同步係統的誤差率。許多係統工程師會問：在一個使用大量ADC的大型複雜係統中，累積ADC轉換誤差率將是多少？

 

因此，對於高級多信號采集係統，第二考慮事項就是確定一係列(而不是某一個)轉換器的轉換誤差率。乍看之下

，這似乎是一個令人怯步的任務。幸運的是，測得或算得單個ADC的CER之

後
，將此誤差率外推到多個ADC並不是那麼困難。這樣
，函數就變成基於係統所用轉換器數目的概率擴張方程。

 

首先，求出單個轉換器不發生錯誤的概率。它僅比1略小一點，即1減去誤差率值(1–CERSINGLE)。其次，係統中有多少個ADC，便將該概率自乘多少次，即(1–CERSINGLE)#ADCs。最後，將1減去上述值，便可得出係統會出錯的誤差率。我們得到以下方程：

 

CERMULTIPLE = 1 – (1 – CERSINGLE)#ADCs

 

考慮一個使用99個ADC，單個ADC的CER為10–15的係統。

 

1 – CERSINGLE = 0.999999999999999

 

CERMULTIPLE = 1 – (0.999999999999999)

 

99 =9.8999999999995149000000000799095 × 10–14 (~about 10–13)

 

可以看出，現在的CERMULTIPLE值幾乎比CERSINGLE (10–15)大100倍。由此可以得知，含有99個ADC的係統的轉換誤差率大致等於單個ADC的CER乘以係統中的ADC數量。從根本上說，它高於單個ADC的轉換誤差率
，既受單個ADC轉換誤差率的限製，也受係統所用轉換器數量的限製。因此，我們可以得出結論：包含許多ADC的係統與單個ADC相比，總轉換誤差率會顯著提高。

 

圖7. 使用多個轉換器的係統的CER正比於單個轉換器的CER乘以ADC數量。

 

確定ADC轉zhuan換huan誤wu差cha可ke能neng很hen困kun難nan，但dan仍reng是shi可ke實shi現xian的de。第di一yi步bu是shi確que定ding係xi統tong中zhong的de轉zhuan換huan誤wu差cha大da致zhi有you多duo大da。然ran後hou需xu要yao確que定ding一yi組zu適shi當dang的de有you界jie誤wu差cha限xian值zhi，包bao括kuo預yu期qiADC操作的非線性良性源。最後，特定測量算法可實現大部分或全部測試。測量結果可外推到測試界限之外

，以獲得額外的近似。

 

參考文獻

 

Beavers，Ian。“高速ADC的轉換誤差率解密。”EDN
，2014年。

 

Brannon
，Brad。“ADC噪聲對無線係統性能影響的分析。”EE Times，2003年。

 

Frank Farrelly和Chris Loberg。“更快的JESD204B標準帶來驗證挑戰。”Electronic Design
，2013年。

 

Kester，Walt。“MT-011：找出那些難以琢磨、稍縱即逝的閃碼和亞穩狀態。”指南MT-011

，ADI公司

，2006年。

 

Kester，Walt。“MT-004：ADC輸入噪聲麵麵觀—噪聲是利還是弊
？。”指南MT-004，ADI公司，2005年10月。

 

Redd，Justin。“計算誤差概率估計的統計置信度。”Lightwave
，2000年。

 

Redd
，Justin。“誤碼率測試解密。”Lightwave Online，2004年。Jeffrey Ugalde和Ian Beavers。“設計低誤碼率的JESD204B轉換器係統。”EDN，2014年。

 

Wolaver，Dan H。“快速精確地測量誤差率。”Electronic Design，1995年。

 

尾注

 

1 雖然本文未做詳細討論，但ADC接收器的數字數據眼的質量以及相應的數字鏈路BER可歸因於許多因素，包括預加重、PCB材料
、碼間幹擾和走線長度。

 

2 欲更詳細了解CER測試的置信度
，請參閱(Redd
，2000)和(Beavers，2014)

 

本文轉載自ADI電機控製中文技術社區。