首先我們來聊一下關於節省成本的問題，以下幾個實際例子就可以說明我們在選用各項元器件或IC時候應該考慮的問題。關於拉高/拉低的電阻用多大的阻值
？市場最接近的是4.99K(精度1%)，其次是5.1K(精度5%)，其成本分別比精度為20%的4.7K高4倍和2倍。20%精度的電阻阻值隻有1、1.5
、2.2

、 3.3、4.7、6.8幾個類別(含10的整數倍)；類似地
，20%精度的電容也隻有以上幾種值，如果選了其它的值就必須使用更高的精度，成本就翻了幾倍，卻不能帶來任何好處。

針對於麵板上的指示燈的顏色問題，紅綠黃橙等顏色的不管大小(5MM以下)封裝如何，都已成熟了幾十年
，價格一般都在5毛(mao)錢(qian)以(yi)下(xia)，而(er)藍(lan)色(se)卻(que)是(shi)近(jin)三(san)四(si)年(nian)才(cai)發(fa)明(ming)的(de)東(dong)西(xi)，技(ji)術(shu)成(cheng)熟(shu)度(du)和(he)供(gong)貨(huo)穩(wen)定(ding)度(du)都(dou)較(jiao)差(cha)，價(jia)格(ge)卻(que)要(yao)貴(gui)四(si)五(wu)倍(bei)。目(mu)前(qian)藍(lan)色(se)指(zhi)示(shi)燈(deng)隻(zhi)用(yong)在(zai)不(bu)能(neng)用(yong)其(qi)它(ta)顏(yan)色(se)替(ti)代(dai)的(de)場(chang)合(he)
，如(ru)顯(xian)示(shi)視(shi)頻(pin)信(xin)號(hao)等(deng)。74XX的門電路隻幾毛錢，而CPLD至少也得幾十塊，(GAL/PAL雖然隻幾塊錢，但公司不推薦使用)。成本提高了N倍不說，還給生產、文檔等工作增添數倍的工作。

其qi實shi在zai實shi際ji的de電dian路lu設she計ji過guo程cheng中zhong，係xi統tong要yao求qiu高gao的de情qing況kuang下xia，不bu一yi定ding所suo有you的de芯xin片pian都dou要yao選xuan最zui快kuai的de。因yin為wei在zai一yi個ge高gao速su係xi統tong中zhong並bing不bu是shi每mei一yi部bu分fen都dou工gong作zuo在zai高gao速su狀zhuang態tai，而er器qi件jian速su度du每mei提ti高gao一yi個ge等deng級ji，價jia格ge差cha不bu多duo要yao翻fan倍bei
，另ling外wai還hai給gei信xin號hao完wan整zheng性xing問wen題ti帶dai來lai極ji大da的de負fu麵mian影ying響xiang。

自動布線必然要占用更大的PCB麵積，同時產生比手動布線多好多倍的過孔，在批量很大的產品中，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量
，它們分別影響到PCB的成品率和鑽頭的消耗數量，節約了供應商的成本，也就給降價找到了理由。CPU的速度和存儲器的空間都是用錢買來的
，如果寫代碼時多花幾天時間提高一下程序效率

，那麼從降低CPU主頻和減少存儲器容量所節約的成本絕對是劃算的。CPLD/FPGA設計也類似。

然(ran)後(hou)就(jiu)是(shi)低(di)功(gong)耗(hao)設(she)計(ji)與(yu)高(gao)係(xi)統(tong)效(xiao)率(lv)的(de)設(she)計(ji)問(wen)題(ti)，其(qi)實(shi)低(di)功(gong)耗(hao)設(she)計(ji)是(shi)在(zai)省(sheng)電(dian)的(de)同(tong)時(shi)讓(rang)器(qi)件(jian)的(de)壽(shou)命(ming)變(bian)得(de)更(geng)長(chang)。其(qi)降(jiang)低(di)了(le)電(dian)源(yuan)模(mo)塊(kuai)及(ji)散(san)熱(re)係(xi)統(tong)的(de)成(cheng)本(ben)、由於電流的減小也減少了電磁輻射和熱噪聲的幹擾。隨著設備溫度的降低

，器件壽命則相應延長(半導體器件的工作溫度每提高10度，壽命則縮短一半)。

針對於高係統性能來說CACHE的增大
，並不一定就導致係統性能的提高，在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數據必須得到多次重複使用才會提高係統效率。所以在通信係統中一般隻打開指令CACHE，數據CACHE即使打開也隻局限在部分存儲空間，如堆棧部分。同時也要求程序設計要兼顧CACHE的容量及塊大小，這涉及到關鍵代碼循環體的長度及跳轉範圍，如果一個循環剛好比CACHE大(da)那(na)麼(me)一(yi)點(dian)點(dian)，又(you)在(zai)反(fan)複(fu)循(xun)環(huan)的(de)話(hua)，那(na)就(jiu)慘(can)了(le)。中(zhong)斷(duan)的(de)實(shi)時(shi)性(xing)強(qiang)
，但(dan)不(bu)一(yi)定(ding)快(kuai)。如(ru)果(guo)中(zhong)斷(duan)任(ren)務(wu)特(te)別(bie)多(duo)的(de)話(hua)
，這(zhe)個(ge)沒(mei)退(tui)出(chu)來(lai)
，後(hou)麵(mian)又(you)接(jie)踵(zhong)而(er)至(zhi)
，一(yi)會(hui)兒(er)係(xi)統(tong)就(jiu)將(jiang)崩(beng)潰(kui)了(le)。如(ru)果(guo)任(ren)務(wu)數(shu)量(liang)多(duo)但(dan)很(hen)頻(pin)繁(fan)的(de)話(hua)，CPU的(de)很(hen)大(da)精(jing)力(li)都(dou)用(yong)在(zai)進(jin)出(chu)中(zhong)斷(duan)的(de)開(kai)銷(xiao)上(shang)
，係(xi)統(tong)效(xiao)率(lv)極(ji)為(wei)低(di)下(xia)，如(ru)果(guo)改(gai)用(yong)查(zha)詢(xun)方(fang)式(shi)反(fan)而(er)可(ke)極(ji)大(da)提(ti)高(gao)效(xiao)率(lv)
，但(dan)查(zha)詢(xun)有(you)時(shi)不(bu)能(neng)滿(man)足(zu)實(shi)時(shi)性(xing)要(yao)求(qiu)，所(suo)以(yi)最(zui)好(hao)的(de)辦(ban)法(fa)是(shi)在(zai)中(zhong)斷(duan)中(zhong)查(zha)詢(xun)，即(ji)進(jin)一(yi)次(ci)中(zhong)斷(duan)就(jiu)把(ba)積(ji)累(lei)的(de)所(suo)有(you)任(ren)務(wu)都(dou)處(chu)理(li)完(wan)再(zai)退(tui)出(chu)。

BSPduicunchuqijiekoushezhidemorenzhidoushianzuibaoshoudecanshushezhide，zaishijiyingyongzhongyingjiehezongxiangongzuopinlvhedengdaizhouqidengcanshujinxinghelitiaopei。youshibapinlvjiangdifanerketigaoxiaolv
，ruRAM的存取周期是70ns
，總線頻率為40M時
，設3個周期的存取時間，即75ns即可
；若總線頻率為50M時
，必須設為4個周期
，實際存取時間卻放慢到了 80ns。對於搬磚頭來說，兩個人應該比一個人的效率高一倍
；對於作畫來說
，多一個人隻能幫倒忙。使用幾個CPU需對業務有較多的了解後才能確定，盡量減少兩個CPU間協調的代價
，使1+1盡可能接近2千萬別小於1。

youyufangzhenmoxingbukenengyushiwuyimoyiyang，lianbutongpicijiagongdeshiwudouyouchabie
，jiugengbieshuomoxingle。zaishuoshijiqingkuangqianchawanbie
，fangzhenyebukenengqiongjusuoyoukeneng，youqishichuanrao。zengjingyouyijiaoxunshimoudanbanzhiyoutedingchangdudebaojiyidiubao
，zuihoudeyuanyinshichangduyudezhishi0xFF，當這個數據出現在總線上時，幹擾了相鄰的WE信號，導致寫不進RAM。其它數據也會對WE產生幹擾
，但幹擾在可接受的範圍內，可是當8位總線同時由0邊1時

，附近的信號就招架不住了。結論是仿真結果僅供參考
，還應留有足夠的餘量。

相關閱讀：

工程師半生經驗總結：精通這些，開關電源設計小CASE!
看我72變，LED燈線路板變身開關電源設計
開關電源的充電器設計
，你想知道麼？