FinFET技術是電子行業的下一代前沿技術，是一種全新的新型的多門3D晶體管。和傳統的平麵型晶體管相比
，FinFET器件可以提供更顯著的功耗和性能上的優勢。英特爾已經在22nm上使用了稱為“三柵”的FinFET技術
，同時許多晶圓廠也正在準備16納米或14納米的FinFET工(gong)藝(yi)。雖(sui)然(ran)該(gai)技(ji)術(shu)具(ju)有(you)巨(ju)大(da)的(de)優(you)勢(shi)，但(dan)也(ye)帶(dai)來(lai)了(le)一(yi)些(xie)新(xin)的(de)設(she)計(ji)挑(tiao)戰(zhan)，它(ta)的(de)成(cheng)功(gong)，將(jiang)需(xu)要(yao)大(da)量(liang)的(de)研(yan)發(fa)和(he)整(zheng)個(ge)半(ban)導(dao)體(ti)設(she)計(ji)生(sheng)態(tai)係(xi)統(tong)的(de)深(shen)層(ceng)次(ci)合(he)作(zuo)。

圖1：FinFET技術

FinFET器件是場效應晶體管（FET），名字的由來是因為晶體管的柵極環繞著晶體管的高架通道，這稱之為“鰭”。比起平麵晶體管，這種方法提供了更多的控製電流，並且同時降低漏電和動態功耗。 比起28納米工藝，16納米/14納米FinFET器件的進程可以提高40-50%性能，或減少50%的功耗。一些晶圓廠會直接在16納米/14納米上采用FinFET技術，而一些晶圓廠為了更容易地整合FinFET技術，會在高層金屬上保持在20nm的工藝。

那麼20納米的平麵型晶體管還有市場價值麼
？這是一個很好的問題，就在此時，在2013年初
，20nm的平麵型晶體管技術將會全麵投入生產而16納米/14納米FinFET器件的量產還需要一到兩年，並且還有許多關於FinFET器件的成本和收益的未知變數。但是隨著時間的推移，特別是伴隨著下一代移動消費電子設備發展，我們有理由更加期待FinFET技術。

和其他新技術一樣，FinFET器件設計也提出了一些挑戰，特別是對於定製/模擬設計。一個挑戰被稱為“寬度量化”

，它是因為FinFET元yuan件jian最zui好hao是shi作zuo為wei常chang規gui結jie構gou放fang置zhi在zai一yi個ge網wang格ge。標biao準zhun單dan元yuan設she計ji人ren員yuan可ke以yi更geng改gai的de平ping麵mian晶jing體ti管guan的de寬kuan度du


，但dan不bu能neng改gai變bian鰭qi的de高gao度du或huo寬kuan度du的de，所suo以yi最zui好hao的de方fang式shi來lai提ti高gao驅qu動dong器qi的de強qiang度du是shi增zeng加jia鰭qi的de個ge數shu。增zeng加jia的de個ge數shu必bi須xu為wei整zheng數shu, 你不能添加四分之三的鰭。

另一個挑戰來自三維技術本身，因為三維預示著更多的電阻的數目（R）和電容（C）的寄生效應，所以提取和建模也相應困難很多。設計者不能再隻是為晶體管的長度和寬度建模，晶體管內的Rs和Cs
，包括本地互連，鰭和柵級，對晶體管的行為建模都是至關重要的。還有一個問題是層上的電阻。20納米的工藝在金屬1層ceng下xia增zeng加jia了le一yi個ge局ju部bu互hu連lian，其qi電dian阻zu率lv分fen布bu是shi不bu均jun勻yun的de，並bing且qie依yi賴lai於yu通tong孔kong被bei放fang置zhi的de位wei置zhi。另ling外wai
，上shang層ceng金jin屬shu層ceng和he下xia層ceng金jin屬shu層ceng的de電dian阻zu率lv差cha異yi可ke能neng會hui達da到dao百bai倍bei數shu量liang級ji。

還有一些挑戰
，不是來自於FinFET自身，而是來至於16nm及14nm上更小的幾何尺寸。一個是雙重圖形，這個是20nm及以下工藝上為了正確光蝕/刻蝕必須要有的技術。比起單次掩模
，它需要額外的mask
，並且需要把圖形分解，標上不同的顏色
，並且實現在不同的mask上。布局依賴效應（LDE）defashengshiyinweidangqijianfangzhizaikaojinqitadanyuanhuozheqijianshi，qishixuhegonghaojianghuishouyingxiang。haiyouyigetiaozhanjiushidianqianyibiandegengjiadexianzhu，dangsuizhejihechicundesuoxiao。

如前所述，上述問題將影響影響定製/模擬設計。如果數字設計工程師能夠利用自動化的
，支持FinFET器件的工具和支持FinFET的單元庫

，他或她將發現，其工作上最大的變化將是單元庫：更好的功耗和性能特性！但是，數字設計工程師也會發現新的和更複雜的設計規則
，雙圖形著色的要求，和更加嚴格的單元和pin位置的限製。最後，有些SoC設計人員還會被要求來設計和驗證上百萬門級別的芯片。設計師將需要在更高的抽象層次上工作和大量重複使用一些矽IP。

EDA產業在研發上花費了大量的錢
，以解決高級節點上設計的挑戰。事實上，我們預期，EDA行業為了20納米，16納米和14納米的總研發費用可能會達到十二億美金到十六億美金。從FinFET器件的角度來看，例如，提取工具必須得到提高，以便能處理Rs和Cs從而更好預測晶體管的性能。這些Rs和Cs不bu能neng等deng待dai芯xin片pian成cheng型xing後hou分fen析xi
，他ta們men需xu要yao在zai設she計ji周zhou期qi的de早zao期qi進jin行xing，所suo以yi電dian路lu工gong程cheng師shi和he版ban圖tu工gong程cheng師shi不bu得de不bu工gong作zuo得de更geng加jia緊jin密mi，這zhe也ye是shi方fang法fa學xue上shang很hen大da的de一yi個ge變bian化hua。

每個物理設計工具都必須能夠處理幾百條為了16nm/14nm FinFET技ji術shu而er帶dai來lai的de新xin的de設she計ji規gui則ze。這zhe包bao括kuo布bu局ju
，布bu線xian，優you化hua，提ti取qu和he物wu理li驗yan證zheng。單dan元yuan庫ku也ye需xu要yao利li用yong這zhe些xie工gong具ju進jin行xing優you化hua。所suo以yi一yi個ge整zheng合he了le的de先xian進jin節jie點dian的de解jie決jue方fang案an，將jiang會hui使shi包bao括kuo定ding製zhi/模擬和數字設計的任務變得更加容易。

EDA供應商也是包括晶圓代工廠和IP供應商在內的垂直合作其中的一部分。從EDA和IP開發人員的反饋會影響進程的發展，這反過來又提出了新的要求的工具和IP。例如
，在2012年，Cadence公司

，ARM和IBM之間三方合作就產生了第一個14NM的FinFET器件的測試芯片。

16nm/14nm的FinFET技術將是一個小眾技術，或進入IC設計的主流

？曆史證明，當新的創新出現
，人們弄清楚如何使用它們來創新
，往往會帶來意想不到的價值。FinFET技術將啟用下一個大的飛躍，為計算機，通信和所有類型的消費電子設備帶來裨益。這就是為什麼Cadence公司堅信FinFET技術將為電子行業開創一個新紀元，這也是為什麼我們致力於為整個行業推進這項技術。