一般說來，他們首先要為自己的設計評估合適器件
；然後，使用硬件描述語言(HDL)設計
，布局布線器件，最後，在投入生產之前，還要對整個FPGA進行調試。

 

對於許多設計，特別是工業和嵌入式市場的設計來說，可以選擇的FPGA實在多不勝數。在大多數情況下，決定選擇哪家FPGA供gong應ying商shang取qu決jue於yu其qi相xiang關guan的de軟ruan件jian開kai發fa經jing驗yan。雖sui然ran軟ruan件jian開kai發fa經jing驗yan也ye應ying該gai是shi考kao慮lv因yin素su，但dan是shi，更geng重zhong要yao的de因yin素su應ying該gai是shi調tiao試shi能neng力li及ji為wei加jia速su生sheng產chan提ti供gong的de支zhi持chi。目mu前qian
，阿e爾er特te拉la(Altera)、萊迪思(Lattice)、美高森美(Microsemi)和賽靈思(Xilinx)等供應商都提供許多FPGA調試工具，但是

，設計人員對未來的FPGA設計策略進行評估時，應該考慮采用一種更智能的調試工具。

 

 

每個主要的FPGA供應商都提供邏輯分析儀作為調試工具。這是一種利用內部FPGA邏(luo)輯(ji)單(dan)元(yuan)和(he)嵌(qian)入(ru)式(shi)塊(kuai)存(cun)儲(chu)器(qi)來(lai)實(shi)施(shi)功(gong)能(neng)的(de)技(ji)術(shu)。設(she)計(ji)人(ren)員(yuan)可(ke)以(yi)規(gui)定(ding)監(jian)測(ce)哪(na)種(zhong)信(xin)號(hao)，並(bing)設(she)置(zhi)觸(chu)發(fa)器(qi)來(lai)告(gao)訴(su)邏(luo)輯(ji)分(fen)析(xi)儀(yi)何(he)時(shi)開(kai)始(shi)采(cai)集(ji)數(shu)據(ju)。邏(luo)輯(ji)分(fen)析(xi)儀(yi)設(she)置(zhi)好(hao)後(hou)，設(she)計(ji)人(ren)員(yuan)必(bi)須(xu)重(zhong)新(xin)按(an)順(shun)序(xu)運(yun)行(xing)綜(zong)合(he)和(he)布(bu)局(ju)布(bu)線(xian)，將(jiang)功(gong)能(neng)納(na)入(ru)到(dao)設(she)計(ji)中(zhong)。設(she)計(ji)重(zhong)新(xin)編(bian)譯(yi)和(he)重(zhong)新(xin)編(bian)程(cheng)後(hou)，設(she)計(ji)人(ren)員(yuan)便(bian)可(ke)以(yi)開(kai)始(shi)觀(guan)察(cha)邏(luo)輯(ji)分(fen)析(xi)儀(yi)采(cai)集(ji)的(de)邏(luo)輯(ji)信(xin)號(hao)。

 

需xu要yao注zhu意yi的de是shi，由you於yu這zhe些xie信xin號hao需xu要yao采cai樣yang，它ta們men采cai集ji的de並bing非fei數shu據ju的de實shi時shi性xing能neng。邏luo輯ji分fen析xi儀yi隻zhi能neng以yi允yun許xu其qi采cai集ji數shu據ju的de速su度du運yun行xing
，並bing將jiang數shu據ju保bao存cun在zai內nei部bu存cun儲chu器qi內nei。由you於yu設she計ji必bi須xu重zhong新xin編bian譯yi以yi插cha入ru邏luo輯ji分fen析xi儀yi，因yin此ci，這zhe一yi過guo程cheng實shi際ji上shang可ke能neng消xiao除chu正zheng在zai尋xun找zhao的de漏lou洞dong。雖sui然ran這zhe看kan起qi來lai似si乎hu不bu錯cuo，但dan是shi，不bu了le解jie原yuan問wen題ti是shi什shen麼me，意yi味wei著zhe後hou麵mian再zai執zhi行xing合he成cheng和he布bu局ju布bu線xian操cao作zuo時shi
，問wen題ti可ke能neng會hui再zai次ci產chan生sheng和he重zhong新xin出chu現xian。

 

盡jin管guan如ru此ci，設she計ji人ren員yuan能neng夠gou根gen據ju觸chu發fa條tiao件jian來lai查zha看kan信xin號hao狀zhuang態tai，這zhe樣yang做zuo確que實shi可ke以yi幫bang助zhu調tiao試shi設she計ji問wen題ti。采cai用yong邏luo輯ji分fen析xi儀yi是shi一yi個ge不bu斷duan迭die代dai的de過guo程cheng。設she計ji人ren員yuan查zha找zhao發fa生sheng的de問wen題ti，進jin行xing更geng新xin，然ran後hou對dui設she計ji進jin行xing重zhong新xin編bian譯yi，再zai審shen查zha新xin的de結jie果guo，然ran後hou重zhong複fu這zhe個ge過guo程cheng
，直zhi到dao發fa現xian漏lou洞dong。每mei個ge迭die代dai和he處chu理li每mei個ge具ju體ti漏lou洞dong所suo需xu的de時shi間jian都dou不bu同tong
，由you於yu邏luo輯ji分fen析xi儀yi的de采cai樣yang速su度du，因yin此ci不bu一yi定ding可ke以yi找zhao到dao所suo有you問wen題ti。

 

 

由於邏輯分析儀在調試方麵的限製，業界設計了新一代調試工具
，以加快FPGA和板的驗證。有些EDA供(gong)應(ying)商(shang)在(zai)綜(zong)合(he)工(gong)具(ju)內(nei)集(ji)成(cheng)了(le)邏(luo)輯(ji)分(fen)析(xi)儀(yi)功(gong)能(neng)，縮(suo)短(duan)了(le)漏(lou)洞(dong)查(zha)找(zhao)迭(die)代(dai)的(de)時(shi)間(jian)
，能(neng)夠(gou)查(zha)看(kan)設(she)計(ji)和(he)使(shi)觸(chu)發(fa)設(she)置(zhi)更(geng)簡(jian)單(dan)。設(she)計(ji)人(ren)員(yuan)還(hai)可(ke)以(yi)更(geng)改(gai)設(she)計(ji)，使(shi)其(qi)自(zi)動(dong)映(ying)射(she)回(hui)到(dao)寄(ji)存(cun)器(qi)傳(chuan)送(song)級(ji)(RTL)代碼。為了節約內部FPGA資源，有些EDA工具可以采集多組信號，並將它們多路複用。在調試過程初期，我們不知道問題的實際源頭時，這樣做很有幫助。新思科技(Synopsys)在其identify邏輯分析儀和Synplifyzonghegongjuzhongyijingshishilezhexietedian。jinguantamenweitiaoshiguochengtigonglezhexiegaijin，danshi，zhexiefangfayinxuyaozhongxinbianyi，yineryingxiangyuanshishejihejianmanxinhaocaiji，suoyishoudaoxianzhi。

 

實際上，對工程師有幫助的，除了邏輯分析儀，還有示波器。這種功能允許實時顯示器件內部信號。用探頭實時探測FPGA內的節點，強製賦予內部信號不同值，觀察對設計的即時影響
，也是十分理想的。此外
，探測內部存儲器的能力以及SERDES收發器探測點也是非常有用的。如果能夠提供所有這些能力而不影響FPGA設計，將顯著簡化調試過程。

 

這種方法的一個實例是美高森美Libero SoC軟件中的SmartDebug工具箱，該工具箱與公司的SmartFusion2、IGLOO2和RTG4 FPGA一起使用。這個工具箱使設計人員能夠調試FPGA結構、存儲塊和SERDES
，就好象它們正在使用示波器一樣。采用這種智能調試，可以利用內置在FPGAjiegouzhongdezhuanyongtancedian，xianzhejiakuaihejianhuatiaoshiguocheng。buxuyaoduishejijinxingzhongxinbianyijiukeyixuanzebutongdetancedian。zengqiangdetiaoshitediankefangwenrenheluojiyuanjian，shishejirenyuannenggoushishijianzhashuruheshuchuzhuangtai，buyingxiangyonghudeFPGA設計。這些特點包括：

 

-現場探頭：允許采用兩個專用探頭，經配置用於觀察邏輯元件中任何輸入或輸出的探測點(圖1)。然後
，探頭數據可發送到示波器或甚至重新引導回到FPGA結構，驅動內部邏輯分析儀。這些探測點是實時動態的。探測點可以通過軟件在運行中更改，不需要把FPGA重新編譯或重新編程。

 

-有源探頭：zhezhongtedianyunxudongtaiyibuduquhuoxieruchufaqihuotancedian。zhezhongnenglishiyonghunenggoukuaisucongneibuguanchaluojishuchuhuotongguoxierutancedian，kuaisushiyanluojijiangshoudaozenyangdeyingxiang。kejiangrenheshuliangdexinhaoqiangzhifuyudaoguidingzhi，zhengruxianchangtantouyiyang
，buxuyaobaFPGA重新編譯或重新編程。

 

-探頭插入：這用於在設計中插入其它探頭

，將信號輸出到FPGA封裝引腳，以對設計進行評估和調試。這種特點確實需要增加布局布線，從而在I/O增加信號，但並不一定需要完整的重新編譯。

 

圖1 現場探頭使用實例(來源：美高森美)

 

FPGA設計人員把30%或(huo)更(geng)多(duo)的(de)時(shi)間(jian)通(tong)常(chang)花(hua)在(zai)調(tiao)試(shi)上(shang)。根(gen)據(ju)項(xiang)目(mu)的(de)規(gui)模(mo)和(he)狀(zhuang)態(tai)
，甚(shen)至(zhi)需(xu)要(yao)更(geng)多(duo)的(de)調(tiao)試(shi)時(shi)間(jian)。由(you)於(yu)調(tiao)試(shi)涉(she)及(ji)許(xu)多(duo)迭(die)代(dai)周(zhou)期(qi)
，可(ke)觀(guan)察(cha)性(xing)和(he)可(ke)控(kong)性(xing)有(you)限(xian)，經(jing)常(chang)要(yao)重(zhong)新(xin)運(yun)行(xing)布(bu)局(ju)布(bu)線(xian)，時(shi)序(xu)收(shou)斂(lian)和(he)重(zhong)新(xin)編(bian)程(cheng)，因(yin)此(ci)調(tiao)試(shi)是(shi)非(fei)常(chang)痛(tong)苦(ku)的(de)工(gong)作(zuo)。與(yu)僅(jin)使(shi)用(yong)傳(chuan)統(tong)插(cha)入(ru)邏(luo)輯(ji)分(fen)析(xi)儀(yi)相(xiang)比(bi)，智(zhi)能(neng)調(tiao)試(shi)工(gong)具(ju)使(shi)得(de)工(gong)程(cheng)師(shi)能(neng)夠(gou)更(geng)快(kuai)地(di)對(dui)他(ta)們(men)的(de)FPGA設計進行驗證。這些工具使得設計人員在整個設計中可以實時觀察信號和控製信號狀態，顯著提高了調試速度。

 

zuijin，juyimingkehubaogao，tamencaiyongneibuluojifenxiyihualeyizhoushijianlaishitutiaoshiyigewenti。danzaicaiyongzhinengtiaoshigongjudaitihou，gongchengshijinjinzailianggexiaoshineijiuzhaochulewenti。zuizhongzhuizongdao，zhegewentilaiziyugongchengshicaiyongluojifenxiyishiguanchadeyigewanquanbutongdeshejimokuai。ranhougongchengshiliyongyouyuantantoutedianqiangzhifuyubutongdeshuzhi，quebaodianlushidangxiangyingdefangshi
，jinyibugaishanlesheji。

 

對FPGA設計人員來說，增強調試能力是影響重大。最新的解決方案能夠顯著縮短調試驗證時間，為FPGA提供無與倫比的可觀察性和可控性。結果使得
，在選擇器件時更重視FPGA調試能力的設計人員，可以縮短開發周期，降低成本，同時顯著加快上市速度。