為(wei)此(ci)，低(di)電(dian)阻(zu)率(lv)的(de)矽(gui)化(hua)鈷(gu)已(yi)成(cheng)為(wei)業(ye)內(nei)標(biao)準(zhun)材(cai)料(liao)，而(er)其(qi)傳(chuan)輸(shu)電(dian)荷(he)的(de)效(xiao)率(lv)則(ze)取(qu)決(jue)於(yu)是(shi)否(fou)能(neng)沉(chen)積(ji)出(chu)一(yi)層(ceng)足(zu)夠(gou)厚(hou)的(de)矽(gui)化(hua)鈷(gu)沉(chen)積(ji)層(ceng)，從(cong)而(er)形(xing)成(cheng)牢(lao)固(gu)的(de)歐(ou)姆(mu)接(jie)觸(chu)區(qu)。

 

隨著內存尺寸的不斷縮小，歐姆接觸區的麵積在每一個技術節點都縮小70%左右
，而其深寬比則不斷增加，為了達到歐姆接觸，沉積出低電阻率的矽化鈷尤為重要。在1xnm技術節點的DRAM內存製造中

，這兩個因素都使矽化物沉積越來越困難，因為矽化物需要有一定的厚度，從而確保電荷能快速、可靠地通過歐姆接觸區，從有源區傳輸至布線的上層區域
，然後再原路返回。

 

 

Endura Cirrus Co如何解決矽化物覆蓋的挑戰？

 

應用材料公司的Endura® Cirrus™ HT Co PVD係統通過克服接觸區麵積縮小及深寬比增加帶來的挑戰，有效解決了矽化物覆蓋問題。該係統采用了高頻率RFyuan
，shengchenghanyoubiqitayuanjishunongdugaodeduodejinshulizidedengliziti，congerzaigaoshenkuanbiqijiandedibushixianleyouyidehouduhejunyunxing。jingpianshangdefudianyayindaozhengjinshulizijinruxiazhaidekongdongzhong。yinci，jiezhuyugengduodejinshulizi
，gaoshenkuanbijiechuqudibudefugaiwuhoudukebixianyoujishuduochuliangdaosanbei。zhejiuxingchengleyicenglaogudeguihuawuoumujiechuqu
，jianqinglejinshuhebandaoticengzhijiandianhechuanshudezuai。

 

Endura® Versa™ XLR2如何解決線電阻的挑戰？

DRAM單元按照列（位線）和行（字線）的陣列進行運作。位線在一個感應放大器之間傳輸電荷
，從而編輯（寫入）或獲得（讀取）特定單元的數據。數據寫入或從DRAM單元讀取的速度取決於位線的電阻（即RC中的R）
；電阻越低

，數據傳輸速度越快。導體的電阻取決於電子沿線路運動時遇到的散射點。薄膜中的雜質、顆粒邊界和器件表麵粗糙度會導致電子運動減慢。其對運動速度影響的程度則與薄膜的厚度相關。

 

Versa XLR2係統的物理氣相沉積（PVD）腔可沉積出更純淨

、更光滑的鎢薄膜，其電阻率比現有技術沉積出的鎢低10-15%，從cong而er有you效xiao解jie決jue了le線xian電dian阻zu問wen題ti。這zhe些xie優you異yi性xing能neng的de背bei後hou是shi一yi係xi列lie硬ying件jian創chuang新xin的de支zhi持chi，包bao括kuo濺jian射she源yuan磁ci控kong管guan，全quan新xin的de工gong藝yi化hua學xue以yi及ji等deng離li子zi體ti特te性xing調tiao節jie功gong能neng等deng。憑ping借jieVersa XLR2係統生產出的低電阻鎢薄膜，鎢金屬在DRAM位線中的應用範圍有望擴展至1xnm技術節點。