話說有三個人將被依次執行死刑
，分別是牧師

、律師
、工程師。

 

牧(mu)師(shi)第(di)一(yi)個(ge)被(bei)推(tui)向(xiang)絞(jiao)刑(xing)架(jia)。儈(kuai)子(zi)手(shou)拉(la)動(dong)控(kong)製(zhi)杆(gan)以(yi)抽(chou)出(chu)活(huo)板(ban)，但(dan)它(ta)失(shi)靈(ling)了(le)。牧(mu)師(shi)宣(xuan)稱(cheng)這(zhe)是(shi)上(shang)帝(di)的(de)旨(zhi)意(yi)，要(yao)求(qiu)得(de)到(dao)釋(shi)放(fang)
，於(yu)是(shi)他(ta)獲(huo)得(de)了(le)自(zi)由(you)。

 

jiezhe，lvshizouxianglejiaoxingjia。kuaizishouzaiyiciladonglekongzhigan
，dantarengranshiling

，lvshitongyangyaoqiuhuodeshifang
，yinweitabunengyinweitongyizuizhuangbeipanliangcisixing，yushitayehuodeleziyou。

 

最後
，輪到工程師了。他上去對腳手架仔細檢查了一遍，在儈子手還沒動手之前，他抬起頭大聲說，“啊哈，是這裏出了故障！”

 

看到這裏，大家應該知道結果了吧，真是好奇害死貓，有時工程師的強迫症來了真的會差點累及無辜。

 

 

該DDR3主控為國外知名公司的芯片，功能強大而且比較成熟了，該設計為32位係統，一個主控芯片拖了4片DDR3顆粒，采用6層板，空間比較緊張。這種常規設計對於我們的設計人員來說應該沒有太大的問題
，好歹我們一年也有好幾千款的DDRx設計，在這個上麵的技術積累還是很多的。但是，這個設計的硬件工程師出於後期調試和EMIdekaolvzaisuoyoudeshujuxinhaoxianshangjialechuanzu，zhejiushideyuanbenjiuhenjinzhangdebuxiankongjianzhuojinjianzhoule


，weiciwomendeshejirenyuanjiaokubudie，zhemejinzhangdekongjianzenmequraodengchangne
？就算累到沒朋友恐怕也很難保證很好的完成設計吧！無解了，隻能請高速先生出招！

 

首先查看了下主控芯片的數據手冊，什麼ODT、Write leveling該有的功能都有，好家夥，這下有救了。為什麼呢？因為我們有任性的ODT功能。

 

ODT是On Die Termination的縮寫，又叫片內端接，顧名思義，就是將端接電阻放在了芯片內部
，這個功能隻有在DDR2以上的數據信號才有，其他信號無此寵幸！有了這個功能
，原本需要在PCB板上加串阻的數據信號就不用再額外添加端接了
，因為芯片內部可以打開這個ODT端接功能

，而且端接還可調
，哈哈
，確實有點任性。下麵是ODT的端接示意圖。

 

當數據讀操作的時候，主控（FPGA或CPU）讀取Memory顆粒的數據，此時主控為接收端
，可以根據需要選擇是否打開ODT

；當數據寫操作的時候，主控（FPGA或CPU）將數據寫入到Memory顆粒
，此時顆粒為接收端，也可以根據需要選擇是否打開ODT
，這種操作可以在寄存器內部實現控製。

 

現在回到我們前麵的設計，這個數據串阻到底有沒有必要呢？答案當然是非必要的，而且可以說是費力不討好（針對此項目）！這也不能怪我們的硬件工程師
，既要保證產品性能

，又要保證產品有問題的時候多種調試手段，壓力大，強迫症就這樣來了！

 

 

其一是影響了布線空間，讓寸土寸金的空間雪上加霜，犧牲了走線空間，線間距就很難保證，間接的導致串擾

，減少係統裕量
；

 

其二是這個端接已經在芯片內部有了
，再額外在板上加串阻會增加器件成本，同時串阻的位置也有待斟酌
，是加在主控端好呢還是加在Memory顆粒端好呢？確實有點畫蛇添足的趕腳！為了後期的好調試而帶來其他的隱患

，得不償失啊！

 

最後和硬件工程師進行了利害關係溝通後，終於同意去掉數據信號的串阻，現在板子已經調試成功，準備量產階段 。