中心議題：

• 探討尺寸縮小對溝槽MOSFET性能的影響

解決方案：

• 采用突起式結構可以有效地避免刻蝕工藝

引言

近幾年，隨著電子消費產品需求的日益增長，功率MOSFET的需求也越來越大。其中，TMOS由於溝道是垂直方向，在相同麵積下，單位元胞的集成度較高，因此導通電阻較低，同時又具有較低的柵－漏電荷密度、較大的電流容量，從而具備了較低的開關損耗及較快的開關速度
，被廣泛地應用在低壓功率領域。

低壓TMOS的de導dao通tong電dian阻zu主zhu要yao是shi由you溝gou道dao電dian阻zu和he外wai延yan層ceng電dian阻zu所suo組zu成cheng
，為wei了le降jiang低di導dao通tong電dian阻zu，同tong時shi不bu降jiang低di器qi件jian其qi他ta性xing能neng
，如ru漏lou源yuan擊ji穿chuan電dian壓ya
，最zui直zhi接jie的de辦ban法fa是shi減jian少shao相xiang鄰lin元yuan胞bao的de間jian距ju，在zai相xiang同tong的de麵mian積ji下xia，增zeng加jia元yuan胞bao的de集ji成cheng度du。基ji於yu此ci
，本ben文wen借jie助zhu了le溝gou槽cao式shi接jie觸chu概gai念nian以yi及ji突tu起qi式shi多duo晶jing矽gui結jie構gou來lai克ke服fu由you尺chi寸cun縮suo小xiao引yin發fa的de溝gou道dao穿chuan通tong效xiao應ying。最zui終zhong通tong過guo試shi驗yan
，成cheng功gong開kai發fa出chu柵zha極ji電dian壓ya為wei4.5 V、工作電流5 A時，Rdson·A為9.5 mΩ·mm2
、漏源擊穿電壓大於20 V
、開啟電壓0.7 V
、元胞間距1.4μm的n型TMOS。

1 器件仿真與工藝實現

通過圖1中傳統TMOS的截麵圖和突起式溝槽工藝截麵圖的比較，可以看到傳統的工藝是利用光刻工藝以掩模版形成器件源區(n+)，danshidangchicunbuduansuoxiaoyihou，yuanquyanmobanxingchengdeguangkejiaochicunsuizhibianxiao
，zaihouxudelizizhurugongyizhong，zengjialeguangkejiaotuoluodefengxian，zhejiuyiweizhedanweiyuanbaozhongbengaibeiguangkejiaoyanbideyouyuanquhuibeizhuruAs+離子，從而產生寄生的npn三(san)極(ji)管(guan)，導(dao)致(zhi)器(qi)件(jian)工(gong)作(zuo)時(shi)漏(lou)電(dian)增(zeng)加(jia)

，嚴(yan)重(zhong)情(qing)況(kuang)下(xia)會(hui)導(dao)致(zhi)器(qi)件(jian)完(wan)全(quan)失(shi)效(xiao)。本(ben)文(wen)采(cai)用(yong)溝(gou)槽(cao)式(shi)接(jie)觸(chu)這(zhe)一(yi)概(gai)念(nian)，當(dang)源(yuan)區(qu)注(zhu)入(ru)時(shi)，有(you)源(yuan)區(qu)不(bu)保(bao)留(liu)光(guang)刻(ke)膠(jiao)，As+離子完全注入
，之後利用接觸孔掩模版直接刻蝕掉多餘的As+離子注入區域，完全避免了傳統工藝下產生寄生npn三極管的風險
，如圖1(b)中新型TMOS結構所示。

當單位元胞相鄰間距為1.4 μm工藝時，由於設計的溝道長度大約為0.5μm，源區結深大致為0.3μm，不bu得de不bu考kao慮lv到dao傳chuan統tong工gong藝yi下xia源yuan區qu注zhu入ru時shi
，多duo晶jing矽gui刻ke蝕shi工gong藝yi波bo動dong所suo帶dai來lai的de器qi件jian性xing能neng下xia降jiang的de風feng險xian。在zai傳chuan統tong工gong藝yi中zhong，當dang多duo晶jing矽gui澱dian積ji完wan成cheng後hou，須xu通tong過guo刻ke蝕shi來lai形xing成cheng柵zha極ji區qu域yu，但dan是shi多duo晶jing矽gui去qu除chu量liang難nan以yi精jing準zhun控kong製zhi
，同tong時shi考kao慮lv到dao刻ke蝕shi工gong藝yi麵mian內nei均jun勻yun性xing的de特te點dian
，Si片內中心與邊緣的去除量無法保證相同，從而為隨後的源區注人工藝留下了潛在的風險。如圖2傳統TMOS與突起式TMOS工藝比較圖2(e)所示，當源區注入時，如果柵極多晶矽刻蝕量過多，會導致源區高濃度的As+離子從柵極邊緣注入到溝道中，間接地減少了溝道長度，從而降低了閾值開啟電壓(Vth)，尤其當溝道長度較短時，甚至會導致器件在正常工作狀態時發生漏源間穿通效應，最終導致器件失效。本文采用K·Shenaidetuqishijiegou
，zaixingchenggoucaozhihou，xianbaoliuzhiqiansuoshengchangdeyanghuaceng，ranhouzhijieshengchangzhajiyanghuamoheduojinggui，zaizhajiduojingguixingchenghou，caijiangxianqianshengchangdeyanghuacengqudiao
，youcibianxingchengletuqishiduojingguijiegou
，congerkeyibaozhengzaisuihoudeyuanquAs+離子注入時，As+離(li)子(zi)無(wu)法(fa)從(cong)溝(gou)槽(cao)側(ce)壁(bi)注(zhu)入(ru)到(dao)溝(gou)道(dao)中(zhong)
，從(cong)根(gen)本(ben)上(shang)避(bi)免(mian)了(le)發(fa)生(sheng)源(yuan)漏(lou)極(ji)之(zhi)間(jian)穿(chuan)通(tong)的(de)可(ke)能(neng)性(xing)，降(jiang)低(di)了(le)器(qi)件(jian)對(dui)刻(ke)蝕(shi)工(gong)藝(yi)的(de)依(yi)賴(lai)程(cheng)度(du)。這(zhe)點(dian)在(zai)器(qi)件(jian)柵(zha)極(ji)氧(yang)化(hua)膜(mo)厚(hou)度(du)較(jiao)薄(bo)的(de)情(qing)況(kuang)下(xia)尤(you)其(qi)明(ming)顯(xian)
，此(ci)時(shi)如(ru)果(guo)采(cai)用(yong)傳(chuan)統(tong)工(gong)藝(yi)，源(yuan)區(qu)離(li)子(zi)注(zhu)入(ru)時(shi)
，As+離子更容易從側壁注入到溝道中，從而影響溝道長度。 本文通過綜合運用溝槽式接觸以及突起式結構這兩個技術，得到了漏源間擊穿電壓大於20 V
、閾值開啟電壓0.7 V
、柵極擊穿電壓大於12 V以及在柵極電壓4.5 v、工作電流5 A時導通電阻Rdson·A為9.5 mΩ·mm2的n型TMOS。圖3是運用SILVACO公司的Athena工藝仿真軟件所模擬出來的器件結深示意圖以及外延層中的淨摻雜離子濃度曲線，可以看出，溝道長度大致0.5μm，源區結深為0.3μm。
[page]
2結果與討論

為了驗證這一理論
，特別設計了在傳統工藝下
，柵極頂部到外延層表麵的多晶矽去除量(130 nm／230 nm／310 nm)的試驗。通過器件的電性能參數比較
，如圖4(a)所(suo)示(shi)，可(ke)以(yi)看(kan)到(dao)，隨(sui)著(zhe)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)的(de)增(zeng)加(jia)，閾(yu)值(zhi)開(kai)啟(qi)電(dian)壓(ya)隨(sui)之(zhi)降(jiang)低(di)
，說(shuo)明(ming)了(le)器(qi)件(jian)溝(gou)道(dao)有(you)效(xiao)長(chang)度(du)變(bian)短(duan)
，源(yuan)區(qu)離(li)子(zi)通(tong)過(guo)側(ce)壁(bi)注(zhu)入(ru)到(dao)溝(gou)道(dao)中(zhong)

，源(yuan)區(qu)結(jie)深(shen)在(zai)溝(gou)道(dao)表(biao)麵(mian)變(bian)深(shen)。同(tong)時(shi)由(you)圖(tu)4(b)可知，漏源間漏電流也有明顯的區別

，當多晶矽去除量在310 nm時(shi)，從(cong)累(lei)積(ji)概(gai)率(lv)圖(tu)中(zhong)可(ke)以(yi)看(kan)到(dao)有(you)部(bu)分(fen)區(qu)域(yu)漏(lou)電(dian)流(liu)增(zeng)大(da)

，這(zhe)一(yi)現(xian)象(xiang)隨(sui)著(zhe)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)的(de)減(jian)少(shao)而(er)逐(zhu)步(bu)消(xiao)失(shi)，從(cong)而(er)驗(yan)證(zheng)了(le)溝(gou)道(dao)有(you)效(xiao)長(chang)度(du)與(yu)多(duo)晶(jing)矽(gui)去(qu)除(chu)量(liang)有(you)很(hen)強(qiang)的(de)相(xiang)關(guan)性(xing)。由(you)此(ci)可(ke)見(jian)
，為(wei)了(le)減(jian)少(shao)器(qi)件(jian)性(xing)能(neng)與(yu)刻(ke)蝕(shi)工(gong)藝(yi)的(de)相(xiang)關(guan)性(xing)，采(cai)用(yong)突(tu)起(qi)式(shi)多(duo)晶(jing)矽(gui)技(ji)術(shu)是(shi)非(fei)常(chang)必(bi)要(yao)的(de)。圖(tu)5是采用透射電子顯微鏡所得到的突起式TMOS實際截麵圖。可以看到在該圖中的突起式多晶矽結構以及溝槽式接觸，單位元胞相鄰間距為1.4μm的n型TMOS，單個芯片有源區麵積為0.4 nm2，並采用TSOP6封裝。圖6(a)、(b)分別是器件擊穿電壓曲線以及輸出特性曲線。由圖6(a)可以看到，當漏端漏電流為250μA時，擊穿電壓為24 V

，滿足大於20 V的設計需要，由圖6(b)可以看到
，當柵極開啟電壓為4.5 v
、工作電流為5 A時

，對應的導通電阻大致為23.75 mΩ。由於芯片有源區設計尺寸為0.4 mm2，最終Rdson·A為9.5 mΩ·mm2
[page] 3 結語

當相鄰單位元胞尺寸不斷縮小後
，尤其在設計柵極氧化膜較薄的器件時，在傳統的TMOS工(gong)藝(yi)中(zhong)，源(yuan)區(qu)注(zhu)入(ru)會(hui)穿(chuan)透(tou)柵(zha)極(ji)側(ce)壁(bi)影(ying)響(xiang)器(qi)件(jian)性(xing)能(neng)。采(cai)用(yong)突(tu)起(qi)式(shi)結(jie)構(gou)可(ke)以(yi)有(you)效(xiao)地(di)避(bi)免(mian)刻(ke)蝕(shi)工(gong)藝(yi)及(ji)源(yuan)區(qu)注(zhu)入(ru)對(dui)較(jiao)短(duan)溝(gou)道(dao)器(qi)件(jian)的(de)間(jian)接(jie)影(ying)響(xiang)，消(xiao)除(chu)了(le)器(qi)件(jian)穿(chuan)通(tong)的(de)風(feng)險(xian)，保(bao)證(zheng)了(le)器(qi)件(jian)的(de)穩(wen)定(ding)性(xing)能(neng)和(he)可(ke)重(zhong)複(fu)性(xing)。