作為第3代顯示器，被譽為夢幻顯示器的

，有機電致發光器件（ OrganicLight EmitTIng Diode
，OLED） 由於其主動發光、響應快


、高亮度
、全視角
、直流低壓驅動
、全固態以及不易受環境影響等優異特性

，具有LCD 無法比擬的優點，在手機、個人電子助理（ PDA） 、數碼相機、車載顯示
、筆記本電腦、壁掛電視以及軍事領域都具有廣闊的應用前景，因而得到了業界廣泛的關注。OLED 發fa展zhan至zhi今jin，已yi經jing由you最zui初chu的de單dan色se發fa展zhan到dao現xian在zai的de全quan彩cai，與yu此ci同tong時shi對dui驅qu動dong電dian路lu也ye提ti出chu了le更geng高gao的de要yao求qiu，由you最zui初chu的de無wu灰hui階jie單dan色se靜jing態tai驅qu動dong
，到dao彩cai色se動dong態tai驅qu動dong。

 

目前，OLED deyanjiuzhongdianshiyanzhigaowendingxingdeqijianyidadaoshiyonghuadeyaoqiu，dantongshiyanjiushixiangaozhiliangdongtaixianshidequdongjishuyehenzhongyao，yinweizhiyoujiehelianghaodequdongjishu，tigaofanyingsuduhefenbian 率，才能表現出OLED 的優異特點。然而，單色OLED 顯示就要求驅動電壓具有較高的控製精度

，彩色OLED 顯示如要同時精確地控製RGB 三基色的灰度
，實現起來難度更大。為實現真彩色，R
、G
、B 三基色要各自實現256 級灰階。文中所述電路屬於全彩色動態驅動電路
，將對其256 級灰度顯示以及外圍驅動進行研究與設計
，為今後大尺寸OLED 顯示器提供一個可行的技術方案。

 

 

顯xian示shi器qi性xing能neng的de好hao壞huai，一yi方fang麵mian取qu決jue於yu顯xian示shi器qi的de製zhi作zuo材cai料liao，另ling一yi方fang麵mian取qu決jue於yu顯xian示shi器qi的de驅qu動dong電dian路lu係xi統tong。驅qu動dong電dian路lu係xi統tong是shi保bao證zheng顯xian示shi器qi正zheng常chang工gong作zuo必bi不bu可ke少shao的de部bu分fen

，對dui顯xian示shi性xing能neng 起著舉足輕重的作用，驅動電路係統的不同會導致顯示器顯示色彩、亮度以及顯示的灰度、響應時間、功耗等顯示器參數。而OLED 顯示屏需要專用的控製驅動芯片
，隻有OLED 屏與驅動控製芯片的成功結合，才能推動OLED 的發展從而取代LCD.然而，目前國內外對OLED 研究的熱點主要在器件與材料上，關於驅動電路和灰度控製方麵的研究相對較少，現有的OLED 驅動電路集成度低，針對OLED 特性的掃描效率優化度也不高。因此，設計高性能的OLED 驅動電路，成為顯示領域一個亟待解決的問題。文中在現有的研究基礎上，自行設計了分辨率為480 &TImes; 640 彩色OLED 屏外圍驅動電路，並對256 級灰度實現方法進行了優化，使其與OLED 完美結合，從而進一步推動OLED 向前發展。

 

 

對於OLED 驅動控製係統的實現，關鍵技術在於數據的寫入和掃描控製，圖1 是單個像素的雙管驅動電路。一個TFT 用來尋址，另一個是電流調製晶體管
，用來為OLED 提供電流。為防止OLED 開啟電壓的變化導致電流變化
，使用的是P 溝器件，這樣，OLED處於驅動TFT 的漏端
，源電壓與有機層上的電壓無關。

圖1 OLED 雙管驅動電路

 

Data Line 與尋址TFT 的源級相連
，Scan Line 使地址TFT 選通
，數據線上的內容通過漏電流寫入到存儲電容CS上
，並以電荷的形式暫存。

 

當Power Line 為高電平時，驅動TFT 的源級為高電平
，同時CS上的電荷，將選通驅動TFT，其漏電流流過OLED 顯示器件，驅動其發光。數據線電平的高低決定了像素的亮暗。

 

 

所謂圖像的灰度等級就是指圖像亮度深淺的層次，將基色的發光亮度按強度大小劃分
，就是灰度級。

 

xianshipingnengchanshengdehuidujiyuegao，xianshideyansehetuxiangcengcijiuyueduo。erqierendeshijiaoxitongduiliangduqiangruodeganshoubujinyuliangdubenshendeqiangruoxiangguan，haiyufaguangshijianhedianliangmianjiyouguan，zai 一定時間範圍內，點亮時問越長、麵積越大，人眼感覺的發光強度就越強。因而利用人眼對快速的亮暗閃爍並不敏感的“暫留”效應，變換發光體的點亮時間和麵積 來(lai)區(qu)分(fen)亮(liang)度(du)，就(jiu)會(hui)形(xing)成(cheng)一(yi)種(zhong)不(bu)同(tong)灰(hui)度(du)級(ji)畫(hua)麵(mian)的(de)視(shi)覺(jiao)，一(yi)般(ban)灰(hui)度(du)級(ji)越(yue)高(gao)，所(suo)顯(xian)示(shi)的(de)顏(yan)色(se)和(he)圖(tu)像(xiang)層(ceng)次(ci)就(jiu)越(yue)多(duo)，圖(tu)像(xiang)越(yue)柔(rou)和(he)，圖(tu)像(xiang)層(ceng)次(ci)越(yue)逼(bi)真(zhen)。高(gao)灰(hui)度(du)級(ji)以(yi)及(ji)有(you)效(xiao)的(de)灰(hui)度(du)調(tiao) 製方式對高清晰度顯示的發展極其重要
，目前OLED 顯示驅動一個亟需解決的是灰度的精確性問題。

 

OLED 顯示屏是可以用傳統的模擬電壓控製法來實現灰度，問題在於： 亮度和數據電壓之間呈非線性關係
，缺少一個漸變的易於控製的線性區間，因此，采用模擬電壓法調節發光強度，難以精確、有效地實現OLED 的灰度級顯示
，現在總的趨勢是使用數字驅動電路。

圖2 分時顯示示意圖

 

數(shu)字(zi)驅(qu)動(dong)電(dian)路(lu)的(de)困(kun)難(nan)在(zai)於(yu)工(gong)作(zuo)頻(pin)率(lv)比(bi)模(mo)擬(ni)驅(qu)動(dong)電(dian)路(lu)高(gao)得(de)多(duo)，現(xian)階(jie)段(duan)較(jiao)為(wei)實(shi)用(yong)的(de)灰(hui)度(du)調(tiao)製(zhi)方(fang)法(fa)主(zhu)要(yao)有(you)兩(liang)種(zhong)。一(yi)種(zhong)是(shi)脈(mai)寬(kuan)調(tiao)製(zhi)法(fa)，即(ji)對(dui)驅(qu)動(dong)脈(mai)衝(chong)實(shi)現(xian)占(zhan)空(kong)比(bi)的(de)控(kong)製(zhi)； 另一種方法是子場控製法，這種方法將發光時間按1∶ 2∶ 4∶ 8∶ …劃分為若幹個子場，不同的子場導通組合
，就能實現不同的灰度等級。但采用脈寬調製法，其時序複雜，要求顯示屏有較高響應速度
； 而采用子場法要求驅動頻率較高
，對高灰度級的實現難度大。

 

考慮到幀頻與OLED 屏體顯示效率的折中，使驅動電路工作頻率在一個合理水平，在脈寬調製和子場原理的基礎上，對這兩種方法進行優化
，256 級灰度采用通過對圖像數據按位分時顯示的方法實現

，即對輸入的8 bit 像素信號RGB，通過給每種顏色字節的不同位分配不同的顯示時間達到灰度顯示的目的

，使每位的顯示時間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶ 2∶ 1，利用其組合可以得到256 級灰度顯示所對應的子像素發光時間，實現視覺上的256 級灰度即1 667 萬色顯示，以實現高質量的顯示畫麵。

 

為實現256 級灰度，將一個像素點的掃描時間分成19 個單位時間t

，8 bit 灰度數據q［7： 0］從高位到低位所占的時間分別為8t，4t，2 t，t，t

，t，t
，t.為使不同位顯示時間成一定比例
，從q［3］開始引入t /2 的消影時間，q［2］引入t /4 的消影時間，d［1］引入t /8 的消影時間，d［0］引入t /16 的消影時間，如圖2 所示，由控製電路產生消隱信號進行消隱。由此計算OLED 屏亮度百分比λ = （ 8 + 4 + 2 + l + 1 /2 + 1 /4 + 1 /8 + 1 /16 ） /19 = 83. 9%.

1. 3 FPGA 控製器
 

利用FPGA 的處理速度和數據寬度高的優勢以及芯片中可利用的豐富資源，為分辨率為480 &TImes; RGB &TImes;640 的OLED 顯示屏設計了外圍驅動控製電路。其主要作用是向OLED 顯示屏提供掃描控製信號及進行OLED 顯示數據的數字信號處理。

 

根據OLED 顯示屏周邊接口的結構和特性，利用FPGA 芯片為其設計外圍的驅動控製係統，為OLED 屏提供控製信號以及傳輸所要顯示的數據信號。

 

如圖3 所示，經解碼後的圖像數據存入FIFO（ First In First Out） 緩存中，在主時鍾的控製下，FIFO中的圖像數據將被載入到一個16 × 8 的數據裝載寄存器，當這16 個8 位數據裝載寄存器裝滿時，將被一個144 位的鎖存器鎖存，等待進入D/A 轉換模塊； 同時FPGA 控製器還將在主時鍾的控製下產生行列移位時鍾和行列掃描起始脈衝，產生的時鍾和脈衝進入DC -DC 轉換模塊。

圖3 FPGA 控製器結構框圖。

 

 

為使FPGA 控製器能工作於一個合理的驅動頻率以及提高顯示屏的亮度，在結構上采用標準單元塊的形式。對於分辨率480 × 3 × 640 的顯示屏，以8 × 16個顯示像素燈管構成一個單元塊，將480 × 3 行分組組合成為90 個塊（ Block） ，即每塊由一組列信號同時驅動16 行像素。設計列掃描驅動電路時
，將640 列電極分組組合成為80 個塊（ Block） ，每個塊並行驅動8 列像素。

 

OLED 顯示屏的刷新頻率是60 Hz /s，即顯示一幀圖像的時間為1 /60 s，設為T，所以
，行掃描起始信號stx 的周期T 為16 667 μs，占空比為1∶ 90; 因為OLED顯示屏480 × 3 行電極分組組合成為90 個Block，所以每一塊的選通時間為T /90，即185. 185 μs.而cpx 和cpbx 是一對反相不交疊的脈衝信號，占空比為50%
，在脈衝信號的高電平和低電平時，都有一個Block 行像素被選通
，即在cpx 和cpbx 一個周期內有兩個Block 行像素被選通，所以行掃描驅動脈衝cpx 和cpbx的周期為T /45，即370. 370 μs.

 

同 理，OLED 顯示屏的列被分為80 個Block
，每個列Block 的選通時間為2. 315 μs，列掃描起始信號sty的周期為185. 185 μs
，占空比為1 ∶ 80.列驅動脈衝cpy 和cpby 亦是一對反相不交疊的脈衝信號，占空比為50%，在脈衝信號的高電平和低電平時
，都有一個Block 被選通。由於每個列Block 的選通時間為2. 315 μs，所以列掃描驅動脈衝cpy 和cpby 的周期為4. 630 μs.

 

在每個列Block 選通期間
，從FIFO 中並行讀出的8 個8 bit 數據進入數據鎖存器鎖存。在每個BLOCK選通期間都將進行一次數據的鎖存，所以數據鎖存信號Lock 的周期為2. 315 μs.因為當16 個8 位的數據裝載寄存器都載滿數據的時候才進行這144 個數據的鎖存
，所以16 位移位寄存器時鍾clk _reg 的周期為0. 145 μs.從FIFO 中讀出數據的速度必須和向數據裝載寄存器中裝載數據的速度一致
，則FIFO 的讀時鍾clk _ fifo 的周期也為0. 145 μs.對0. 15 μs（ 6. 896 MHz） 進行近似為7 MHz，所以令係統的基本時鍾為14 MHz，由FPGA 外部晶振產生。讀時鍾為基本時鍾的二分頻。

 

 

FPGA 處理器是設計的核心部分，其工作流程為，在每個clk_fifo 時鍾周期下，從8 個FIFO 緩存中並行讀出8 個8 bit 像素數據，在時鍾clk_reg 上升沿到來時， 16 位移位寄存器發生移位，它的輸出端接16 個8位數據裝載寄存器的片選端
，這樣16 個8 位數據裝載寄存器逐個被選通，此時這些數據就可以載入到16 個8 位數據裝載寄存器中
，這16 個8 位寄存器的輸出端接在144 位鎖存器的輸入端上。16 個時鍾clk_reg 上升沿過後， 16 個8 位數據裝載寄存器都將依次被裝載滿，此時數據鎖存信號Lock 到達，將144 個數據鎖存到144 位數據鎖存器中，然後這些數據進入到DA 轉換模塊，轉換成16 路模擬量，送至OLED 顯示屏，完成一個Block 數據的載入。

 

在列掃描驅動脈衝cpy 和cpby 的控製下，80 個Block 依次被選通，在每一Block 被選通期間，都將進行一次144 個數據的移位寄存和鎖存，當80 個Block都鎖存完之後，一行數據的載入也就完成了。當第一行的80 個Block 數據顯示完畢後
，列掃描起始信號sty過來
，又開始從第一列掃描，與此同時
，在行掃描驅動脈衝cpx 和cpbx 的作用下，第二行像素被選通，所以，這時將進行第二行的1 到80 個Block 的數據載入，以此類推
，直到90 行數據都顯示完畢之後，行掃描起始信號stx 到來
，重新選通第一行，循環往複，一幀幀地顯示數據。

 

 

選用Altera 公司Cyclone Ⅲ 係列芯片EP3C10E144C8 為目標芯片，采用Verilog HDL 語言進行設計

，在GX - SOPC - EDA - EP3C10 - STARTER -EDK 開發板上進行Modelsim 仿真，仿真結果如圖4 和圖5 所示。

由圖4 仿真結果可以看出
，80 組列掃描脈衝cpy和cpby 控製80 個Block， 80 個列掃描脈衝完畢後，列掃描起始信號sty 脈衝開始，繼續掃描下一行。90 行掃描完畢後
， stx 到來重新選通第一行，依此循環，符合設計的要求。

 

由圖5 仿真結果可以看出
，對於輸入的8 bit 像素數據，經灰度產生模塊轉化為灰度數據。以第一個輸入數據8 hff 為例，每位的顯示時間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶2∶ 1，由其不同組合，從而實現了256 級灰度的功能。

 

 

基於FPGA 芯片設計了分辨率為480 × RGB × 640的真彩色OLED 顯示屏的驅動電路，在傳統的子場原理和脈寬調製占空比實現灰度的基礎上，對其進行優化，采用R、G、B 單基色像素分時顯示的方法，實現了256 級灰度功能。經仿真和軟硬件協同仿真驗證，實現了設計所要求滿足的功能。其256 級灰度實現方法簡單靈活，降低了對FPGA 驅動頻率的要求
，對於在高刷率、高分辨率
、高灰階顯示器件上的應用，具有很高的實用價值。利用該電路係統可以實現OLED 顯示的全彩色實時動態圖像的傳輸，為今後OLED 作為大尺寸顯示器提供了技術支持。