本方案對部分重點電路進行了仿真驗證，並通過測試驗證了本方案所設計的驅動電路各部分功率驅動電路滿足KAI-01050 CCD的功率驅動要求，在四通道輸出模式下，幀頻可達120 f/s
，充分驗證了該方案的合理性。

此CCD功率驅動電路的難點包括40 MHz高速水平轉移和複位時鍾驅動
、三電平階梯波形垂直轉移時鍾V1和高壓脈衝電子快門信號驅動設計。利用高速時鍾驅動器ISL55110和鉗位電路實現了高速水平轉移時鍾的驅動
；利用兩個高速MOSFET驅動器組合的方案，實現了三電平階梯波形垂直轉移時鍾V1的驅動；利用兩個互補高速三極管輪流開關工作實現了高壓脈衝電子快門信號的驅動。

電荷耦合器件（CCD）是一種光電轉換式圖像傳感器，它將光信號直接轉換成電信號。由於CCD具有集成度高
、低功耗、低噪聲
、測量精度高、壽命長等諸多優點，因此，在精密測量、非接觸無損檢測、文件掃描與航空遙感等領域中得到了廣泛的應用。CCD的功率驅動是CCD應用的關鍵技術之一，隻有驅動脈衝的相位和電壓幅值滿足CCD的要求
，CCD才能正常的完成光電轉換功能
，輸出滿足應用需求的信號。時序極為嚴格的多路驅動信號是CCD正常工作的條件，由於CCD是容性負載，因此設計具有一定帶負載能力驅動信號成了CCD相機係統設計中的重點和難點。

KAI-01050是KODAK公司生產的一款高速麵陣行間轉移CCD，其驅動電路不僅有高達40 MHz的de高gao速su水shui平ping轉zhuan移yi信xin號hao
，還hai有you三san電dian平ping階jie梯ti的de垂chui直zhi轉zhuan移yi信xin號hao和he高gao壓ya脈mai衝chong的de電dian子zi快kuai門men信xin號hao。這zhe些xie都dou屬shu於yu本ben文wen論lun述shu的de功gong率lv驅qu動dong電dian路lu設she計ji的de重zhong點dian和he難nan點dian。

本文圍繞CCD KAI-01050進行功率驅動電路設計，對各部分的設計進行原理分析
，並對其中部分電路進行仿真驗證，最後通過試驗驗證設計的可行性。

1 KAI-01050麵陣CCD

KAI-01050是KODAK公司生產的一款高速麵陣行間轉移CCD，1 024（V）×1 024（H）像素，像元大小為5.5μm×5.5μm，其模擬輸出可選擇單通道、雙通道和四通道輸出模式。其水平轉移時鍾最高頻率為40 MHz
，此時
，單通道輸出幀頻最高可達30 f/s
，雙通道輸出幀頻最高可達60 f/s，四通道輸出幀頻最高可達120 f/s.

本文的論述的相機要求相機輸出幀頻為120 f/s，因此要求CCD工作在最高水平轉移時鍾率40 MHz.本CCD的驅動信號電壓幅值要求和等效電容值如表1所示。

由表1可知，KAI-01050的驅動信號種類比較多，主要包括行轉移（垂直轉移）時鍾
、像素讀出（水平轉移）時鍾、複位時鍾和電子快門信號。其功率驅動電路設計重點和難點如下：
（1）垂直轉移時鍾V1為三電平階梯信號
；
（2）水平轉移和複位時鍾為40 MHz高速信號；
（3）電子快門信號為的峰值達29~40 V的高壓脈衝信號。
[page]
2功率驅動電路設計

CCD驅動電路原理框圖如圖1所示。


FPGA產生垂直轉移時鍾

、水平轉移時鍾、複位時鍾和電子快門信號。由於FPGA產生的是3.3 V幅度的信號，需要經過功率驅動電路，轉換成符合CCD要求的驅動脈衝信號
，進而驅動CCD正常工作。本文重點論述其中的功率驅動電路部分。

2.1電壓偏置模塊

功率驅動電路所需電壓如表1所示
，根據電壓需求設計的電壓偏置電路原理框圖如圖2所示。


係統采用+12 V電源供電，電壓偏置電路首先使用開關電源芯片（DC/DC）進行一級電壓轉換。又由於DC/DC輸出電壓的紋波和開關噪聲較大，不能直接給電路供電，所以使用LDO芯片進行二次電壓變換，最終獲得穩定
、低噪聲的電壓。

2.2水平轉移和複位驅動電路

由以上可知，欲使CCD工作在最高幀頻120 f/s，水平轉移和複位時鍾的頻率需要工作在40 MHz.每個驅動信號功率需求如式（1）所示： 式中：C為CCD時鍾管腳的等效電容
；V為信號的擺幅；f為工作頻率。由式（1）可知，頻率越高，需要的功率越大。

時(shi)鍾(zhong)信(xin)號(hao)不(bu)僅(jin)對(dui)高(gao)低(di)電(dian)平(ping)電(dian)壓(ya)有(you)要(yao)求(qiu)，上(shang)升(sheng)沿(yan)和(he)下(xia)降(jiang)沿(yan)時(shi)間(jian)也(ye)必(bi)須(xu)要(yao)在(zai)指(zhi)定(ding)的(de)範(fan)圍(wei)內(nei)。要(yao)得(de)到(dao)指(zhi)定(ding)的(de)上(shang)升(sheng)時(shi)間(jian)，就(jiu)必(bi)須(xu)提(ti)供(gong)相(xiang)應(ying)大(da)小(xiao)的(de)驅(qu)動(dong)電(dian)流(liu)。對(dui)CCD功率驅動電路的要求是在較大電壓擺幅情況下在快速的變化沿時能夠提供足夠大的瞬態驅動電流。 由於CCD為容性負載，由下麵電容模型的公式可以算出驅動器需要提供的瞬態電流。

上麵的計算中定義上升或下降沿的時間對應電平幅度的10%~90%.設邊沿變化為線性的，對於水平轉移時鍾，電壓幅度為4 V，負載電容取最大值90 pF，對於40 MHz信號，上升或下降沿的最長時間按5 ns計算，那麼在邊沿變化處會產生的電流為57.6 mA；對於複位時鍾，電壓幅度為5 V，負載電容取最大值16 pF，對於40 MHz複位信號，占空比取1∶4，上升或下降沿的時間按3 ns計算，那麼在邊沿變化處會產生的電流為21.3 mA.

本文選用InterSIL公司高速驅動器ISL55110和二極管鉗位電路進行複位和水平轉移時鍾的驅動電路。此驅動器最高可提供3.5 A的驅動電流，在100 pF的負載電容下
，電壓擺幅為12 V時，上升時間僅為1.4 ns
，下降時間僅為1.2 ns.完全滿足水平轉移和複位時鍾的功率驅動要求。
[page]
2.3垂直轉移驅動電路

垂直轉移信號分為兩種：

（1）正常的兩電平階梯波形的V2T，V2B，V3T，V3B，V4T和V4B
，高電平為GND，低電平為-9 V
；
（2）三電平階梯波形的V1T和V1B，高電平為12 V
，中間電平為GND，低電平為-9 V.

第(di)一(yi)種(zhong)驅(qu)動(dong)比(bi)較(jiao)簡(jian)單(dan)，利(li)用(yong)驅(qu)動(dong)器(qi)和(he)鉗(qian)位(wei)電(dian)路(lu)的(de)組(zu)合(he)就(jiu)可(ke)實(shi)現(xian)，本(ben)文(wen)不(bu)在(zai)贅(zhui)述(shu)。本(ben)節(jie)主(zhu)要(yao)介(jie)紹(shao)第(di)二(er)種(zhong)電(dian)路(lu)的(de)驅(qu)動(dong)。介(jie)紹(shao)了(le)利(li)用(yong)驅(qu)動(dong)器(qi)組(zu)合(he)來(lai)實(shi)現(xian)三(san)電(dian)平(ping)階(jie)梯(ti)波(bo)形(xing)驅(qu)動(dong)，即(ji)把(ba)三(san)電(dian)平(ping)階(jie)梯(ti)脈(mai)衝(chong)分(fen)為(wei)上(shang)下(xia)兩(liang)個(ge)信(xin)號(hao)，分(fen)別(bie)利(li)用(yong)兩(liang)個(ge)驅(qu)動(dong)器(qi)進(jin)行(xing)驅(qu)動(dong)
，利(li)用(yong)其(qi)中(zhong)一(yi)個(ge)驅(qu)動(dong)器(qi)的(de)輸(shu)出(chu)控(kong)製(zhi)另(ling)一(yi)個(ge)驅(qu)動(dong)的(de)高(gao)電(dian)平(ping)電(dian)源(yuan)管(guan)腳(jiao)，從(cong)而(er)實(shi)現(xian)三(san)電(dian)平(ping)階(jie)梯(ti)脈(mai)衝(chong)的(de)驅(qu)動(dong)。

本文也選用驅動器組合的方法來實現

，由表1可知，KAI-01050 CCD的三電階梯脈衝驅動的高低電平的差為21 V
，如果選用普通的CCD驅動器，很難產生21 V這麼大壓差的驅動。

本文選用一款雙通道超快MOSFET驅動器，每通道最高可以輸出峰值為4 A的電流，高容性負載驅動能力
，低傳輸延時時間，在負載為1 800 pF時，上升/下降時間小於15 ns，4.5~35 V的寬電壓操作範圍。這些特點滿足KAI-01050三電平階梯脈衝驅動電路對驅動器的需求。其原理圖如圖3所示。

將三電平信號V1分解為V1HM和V1ML信號
，分別經過2個IXDD404驅動器U1和U2進行驅動。V1ML經U1驅動後的信號控製U2的電源輸入管腳，從而兩個驅動器的組合產生所需的三電平階梯波形信號。注意U2的GND腳

，接了-9 V，此處隻是為U2提供0電平基準
，並不是必須接GND.U2前端二極管鉗位電路是將邏輯電平輸入調整為U2的輸入範圍。


2.4電子快門驅動電路

KAI-01050 CCD為(wei)防(fang)止(zhi)強(qiang)光(guang)溢(yi)出(chu)提(ti)供(gong)一(yi)種(zhong)結(jie)構(gou)可(ke)實(shi)現(xian)溢(yi)出(chu)保(bao)護(hu)和(he)曝(pu)光(guang)時(shi)間(jian)可(ke)調(tiao)節(jie)。溢(yi)出(chu)保(bao)護(hu)功(gong)能(neng)通(tong)過(guo)加(jia)在(zai)器(qi)件(jian)襯(chen)底(di)的(de)直(zhi)流(liu)電(dian)壓(ya)來(lai)實(shi)現(xian)
，若(ruo)足(zu)夠(gou)大(da)的(de)電(dian)壓(ya)脈(mai)衝(chong)（峰值為29~40 V）加到襯底，所有光電二極管內電荷被抽空
，隨後開始光積分階段
，實現電子快門功能。

KAI-01050的電子快門電壓要求如圖4所示，要求加到襯底上的直流電壓為VSUB，VSUB的典型值為VAB，每個CCD芯片VAB可能不同，標注在CCD的包裝上，為5~15 V之間的值，在電子快門期間襯底上的電壓瞬間變為VES（電壓值為29~40 V），電壓脈衝的最小寬度為1μs.如果采用通常的CCD驅動電路，很難實現這樣高電壓、窄脈衝信號，為此設計采用兩個互補高速三極管輪流開關工作來實現高壓脈衝電子快門信號的驅動。原理如圖5所示電路，此電路中暫設VAB為8 V.


首先時序發生單元的時序信號經過電容C1和C2耦合到兩個電阻鉗位端，兩個電阻R1和R2用(yong)於(yu)把(ba)電(dian)容(rong)耦(ou)合(he)過(guo)來(lai)的(de)信(xin)號(hao)鉗(qian)位(wei)到(dao)固(gu)定(ding)的(de)電(dian)平(ping)。這(zhe)樣(yang)產(chan)生(sheng)的(de)兩(liang)個(ge)信(xin)號(hao)就(jiu)用(yong)於(yu)控(kong)製(zhi)兩(liang)個(ge)開(kai)關(guan)三(san)極(ji)管(guan)的(de)導(dao)通(tong)與(yu)截(jie)止(zhi)。兩(liang)個(ge)互(hu)補(bu)的(de)三(san)極(ji)管(guan)的(de)集(ji)電(dian)極(ji)接(jie)在(zai)一(yi)起(qi)作(zuo)為(wei)開(kai)關(guan)輸(shu)出(chu)。當(dang)加(jia)在(zai)Q2基極的控製信號向上擺動時
，三極管Q2就會導通

，而這時加在Q1基極的信號恰處在高電平期間，因而三極管Q1截止
，所以輸出到負載C3的信號為低電平。同理，當加在Q2基極的控製信號為低電平時，三極管Q2截止，而這時加在Q1基極的信號恰以高電平向下擺動，因而三極管Q1導通

，所以輸出到負載C3的信號為高電平。

因此，這兩個三極管組成的電路為反相驅動電路。驅動電路輸出經電容C3耦合到D1的鉗位電路，D1的作用是將輸出信號的低電平鉗位到VSUB（本電路中取值為8 V）。經鉗位電路後產生最後的電子快門信號。

[page]
利用Cadence軟件集成PSpICe工具對圖5所示的電路進行仿真，仿真的輸入波形高脈衝寬度選擇為電子快門要求的最小寬度1μs.為看到仿真波形的細節，輸入波形的周期（為電子快門的周期，在實際使用中為可調周期）選擇較短的20μs.鉗位電壓VSUB取值為8 V，可以取5~15 V之間的任何值，實際中以CCD器件包裝上標注的VAB值為準。CCD電子快門輸入管腳的等效負載電容為400 pF，為驗證此電路驅動能力是否滿足要求
，此電路中加如了容值為400 pF的C4模擬CCD的等效電容負載。仿真結果如圖6所示。


圖中下方曲線為輸入波形，上方曲線為輸出波形。

由輸出波形可知
，高脈衝寬度與輸入一致
，未出現失真，低電平為8 V
，高電平為34 V，滿足29 V≤VES≤40 V的要求。

3實驗測試

根據以上原理，設計了KAI-01050的驅動電路，並進行了測試。圖7為水平轉移時鍾的測試波形圖，驅動信號頻率為40 MHz
，幅值-4~0 V，上升沿與下降沿時間僅為1.8 ns左右
，符合CCD驅動時序要求。

圖8為三電平垂直轉移時鍾和電子快門是驅動信號波形
，圖中上麵是三電平轉移時鍾信號
，低電平為-9 V，中間電平0 V，高電平12 V；下麵波形為電子快門信號，常態電平為6.9 V左右
，在計數器計數到需要曝光的時序位置時，輸出一個脈衝寬度不小於1μs的29~40 V脈衝（相機設計值為32 V）。這兩個信號其上升沿下降沿時間都很陡峭
，滿足驅動時序的要求。

相關閱讀：

基於共模扼流圈高速CCD驅動電路的設計
CMOS與CCD圖像傳感器技術性能對比
基於CPLD的線陣CCD驅動電路設計