本規範重點在單板的EMC設計上，附帶一些必須的EMC知識及法則。在印製電路板設計階段對電磁兼容考慮將減少電路在樣機中發生電磁幹擾。問題的種類包括公共阻抗耦合、串擾、高頻載流導線產生的輻射和通過由互連布線和印製線形成的回路拾取噪聲等。

　　

在高速邏輯電路裏
，這類問題特別脆弱，原因很多：

 

1、電源與地線的阻抗隨頻率增加而增加
，公共阻抗耦合的發生比較頻繁；

 

2
、信號頻率較高
，通過寄生電容耦合到步線較有效，串擾發生更容易；

 

3
、信號回路尺寸與時鍾頻率及其諧波的波長相比擬，輻射更加顯著。

 

4

、引起信號線路反射的阻抗不匹配問題。

 

 

1、五一五規則
，即時鍾頻率到5MHz或脈衝上升時間小於5ns，則PCB板須采用多層板。

 

2、不同電源平麵不能重疊。

 

3
、公共阻抗耦合問題。

　　

 

　　

VN1＝I2ZG為電源I2流經地平麵阻抗ZG而在1號電路感應的噪聲電壓。

 

由於地平麵電流可能由多個源產生
，感應噪聲可能高過模電的靈敏度或數電的抗擾度。

 

解決辦法：

 

①模擬與數字電路應有各自的回路
，最後單點接地；

 

②電源線與回線越寬越好；

 

③縮短印製線長度
；

 

④電源分配係統去耦。

 

4、減小環路麵積及兩環路的交鏈麵積。

 

5、一個重要思想是：PCB上的EMC主要取決於直流電源線的Z

 

 

 

　　

　　

下麵是電路板布局準則：

 

　　

1、 晶振盡可能靠近處理器

 

2、 模擬電路與數字電路占不同的區域

 

3
、 高頻放在PCB板的邊緣，並逐層排列

 

4、 用地填充空著的區域

　　

 

1、電源線與回線盡可能靠近，最好的方法各走一麵。

 

2
、為模擬電路提供一條零伏回線，信號線與回程線小與5：1。

 

3、針對長平行走線的串擾，增加其間距或在走線之間加一根零伏線。

 

4、手工時鍾布線
，遠離I/O電路，可考慮加專用信號回程線。

 

5、關鍵線路如複位線等接近地回線。

 

6、為使串擾減至最小，采用雙麵＃字型布線。

 

7、高速線避免走直角。

 

8、強弱信號線分開。

　　

 

1、屏蔽 > 模型：

 

　　

屏蔽效能SE(dB)＝反射損耗R(dB)＋吸收損耗A(dB)

 

高頻射頻屏蔽的關鍵是反射
，吸收是低頻磁場屏蔽的關鍵機理。

 

2、工作頻率低於1MHz時，噪聲一般由電場或磁場引起
，(磁場引起時幹擾，一般在幾百赫茲以內)，1MHz以上
，考慮電磁幹擾。單板上的屏蔽實體包括變壓器、傳感器、放大器、DC/DC模塊等。更大的涉及單板間、子架
、機架的屏蔽。

 

3、 jingdianpingbibuyaoqiupingbitishifengbide，zhiyaoqiugaodiandaolvcailiaohejiediliangdian。diancipingbibuyaoqiujiedi，danyaoqiuganyingdianliuzaishangyoutonglu，gubixubihe。cipingbiyaoqiugaocidaolvdecailiaozuo 封feng閉bi的de屏ping蔽bi體ti，為wei了le讓rang渦wo流liu產chan生sheng的de磁ci通tong和he幹gan擾rao產chan生sheng的de磁ci通tong相xiang消xiao達da到dao吸xi收shou的de目mu的de，對dui材cai料liao有you厚hou度du的de要yao求qiu。高gao頻pin情qing況kuang下xia，三san者zhe可ke以yi統tong一yi，即ji用yong高gao電dian導dao率lv材cai料liao(如銅)封閉並接地。

 

4
、對低頻，高電導率的材料吸收衰減少
，對磁場屏蔽效果不好，需采用高磁導率的材料(如鍍鋅鐵)。

 

5
、磁場屏蔽還取決於厚度、幾何形狀、孔洞的最大線性尺寸。

 

6、磁耦合感應的噪聲電壓UN＝jwB.A.coso＝jwM.I1
，(A為電路2閉合環路時麵積；B為磁通密度
；M為互感；I1為幹擾電路的電流。降低噪聲電壓
，有兩個途徑，對接收電路而言，B、A和COS0必須減小
；對幹擾源而言，M和I1必須減小。雙絞線是個很好例子。它大大減小電路的環路麵積，並同時在絞合的另一根芯線上產生相反的電動勢。

 

7
、防止電磁泄露的經驗公式：縫隙尺寸 < λmin/20。好的電纜屏蔽層覆視率應為70％以上。

 

 

1、300KHz以下一般單點接地，以上多點接地，混合接地頻率範圍50KHz～10MHz。另一種分法是：< 0.05λ單點接地；< 0.05λ多點接地。

 

2、好的接地方式：樹形接地

 

　　

3、信號電路屏蔽罩的接地。

 

　　

接地點選在放大器等輸出端的地線上。

 

4、對電纜屏蔽層，L < 0.15λ時
，一般均在輸出端單點接地。L<0.15λ時
，則采用多點接地，一般屏蔽層按0.05λ或0.1λ間隔接地。混合接地時，一端屏蔽層接地
，一端通過電容接地。

 

5
、對於射頻電路接地
，要求接地線盡量要短或者根本不用接線而實現接地。最好的接地線是扁平銅編織帶。當地線長度是λ/4波長的奇數倍時
，阻抗會很高，同時相當λ/4天線
，向外輻射幹擾信號。

 

6、單板內數字地、模擬地有多個，隻允許提供一個共地點。

 

7
、接地還包括當用導線作電源回線、搭接等內容。

　　

 

1、選擇EMI信號濾波器濾除導線上工作不需要的高頻幹擾成份
，解決高頻電磁輻射與接收幹擾。它要保證良好接地。分線路板安裝濾波器、貫通濾波器、連接器濾波器。從電路形式分，有單電容型、單電感型
、L型

、π型。π型濾波器通帶到阻帶的過渡性能最好，最能保證工作信號質量。

 

一個典型信號的頻譜：

 

 

　

 

2、選擇交直流電源濾波器抑製內外電源線上的傳導和輻射幹擾

，既防止EMI進入電網，危害其它電路，又保護設備自身。它不衰減工頻功率。DM(差摸)幹擾在頻率 < 1MHz時占主導地位。CM在 > 1MHz時，占主導地位。

 

3、使用鐵氧體磁珠安裝在元件的引線上
，用作高頻電路的去耦，濾波以及寄生振蕩的抑製。

 

4、盡可能對芯片的電源去耦(1-100nF)，對進入板極的直流電源及穩壓器和DC/DC轉換器的輸出進行濾波(uF)。

 

 

Cmin≈△I△t/△Vmax △Vmax一般取2％的幹擾電平。

 

注意減小電容引線電感，提高諧振頻率，高頻應用時甚至可以采取四芯電容。電容的選取是非常講究的問題，也是單板EMC控製的手段。

　　

 

單板的幹擾抑製涉及的麵很廣
，從傳輸線的阻抗匹配到元器件的EMC控製
，從生產工藝到紮線方法，從編碼技術到軟件抗幹擾等。一個機器的孕育及誕生實際上是EMC工程。最主要需要工程師們設計中注入EMC意識。