隨著 PCB 信號切換速度不斷增長，當今的 PCB 設計廠商需要理解和控製 PCB 跡線的阻抗。相應於現代數字電路較短的信號傳輸時間和較高的時鍾速率
，PCB 跡線不再是簡單的連接，而是傳輸線。

 

在實際情況中
，需要在數字邊際速度高於1ns或模擬頻率超過300Mhz時控製跡線阻抗。PCB 跡線的關鍵參數之一是其特性阻抗（即波沿信號傳輸線路傳送時電壓與電流的比值）。印製電路板上導線的特性阻抗是電路板設計的一個重要指標，特別是在高頻電路的PCB設計中，必須考慮導線的特性阻抗和器件或信號所要求的特性阻抗是否一致，是否匹配。這就涉及到兩個概念：阻抗控製與阻抗匹配，本文重點討論阻抗控製和疊層設計的問題。

 

     

阻抗控製(eImpedance Controling)，線(xian)路(lu)板(ban)中(zhong)的(de)導(dao)體(ti)中(zhong)會(hui)有(you)各(ge)種(zhong)信(xin)號(hao)的(de)傳(chuan)遞(di)，為(wei)提(ti)高(gao)其(qi)傳(chuan)輸(shu)速(su)率(lv)而(er)必(bi)須(xu)提(ti)高(gao)其(qi)頻(pin)率(lv)
，線(xian)路(lu)本(ben)身(shen)若(ruo)因(yin)蝕(shi)刻(ke)
，疊(die)層(ceng)厚(hou)度(du)
，導(dao)線(xian)寬(kuan)度(du)等(deng)不(bu)同(tong)因(yin)素(su)，將(jiang)會(hui)造(zao)成(cheng)阻(zu)抗(kang)值(zhi)得(de)變(bian)化(hua)，使(shi)其(qi)信(xin)號(hao)失(shi)真(zhen)。故(gu)在(zai)高(gao)速(su)線(xian)路(lu)板(ban)上(shang)的(de)導(dao)體(ti)，其(qi)阻(zu)抗(kang)值(zhi)應(ying)控(kong)製(zhi)在(zai)某(mou)一(yi)範(fan)圍(wei)之(zhi)內(nei)，稱(cheng)為(wei)“阻抗控製”。

     

PCB 跡線的阻抗將由其感應和電容性電感、電阻和電導係數確定。影響PCB走線的阻抗的因素主要有: 銅線的寬度
、銅線的厚度、介質的介電常數、介質的厚度、焊盤的厚度、地線的路徑


、走線周邊的走線等。PCB 阻抗的範圍是 25 至120 歐姆。

     

在實際情況下

，PCB 傳輸線路通常由一個導線跡線、一個或多個參考層和絕緣材質組成。跡線和板層構成了控製阻抗。PCB jiangchangchangcaiyongduocengjiegou，bingqiekongzhizukangyekeyicaiyonggezhongfangshilaigoujian。danshi，wulunshiyongshenmefangshi，zukangzhidoujiangyouqiwulijiegouhejueyuancailiaodedianzitexingjueding：

 

信號跡線的寬度和厚度

跡線兩側的內核或預填材質的高度

跡線和板層的配置

內核和預填材質的絕緣常數

PCB傳輸線主要有兩種形式：微帶線（Microstrip）與帶狀線（Stripline）。

 

     

微帶線是一根帶狀導線

，指隻有一邊存在參考平麵的傳輸線，頂部和側邊都曝置於空氣中（也可上敷塗覆層）

，位於絕緣常數 Er 線路板的表麵之上，以電源或接地層為參考。如下圖所示：

注意：在實際的PCB製造中，板廠通常會在PCB板的表麵塗覆一層綠油，因此在實際的阻抗計算中
，通常對於表麵微帶線采用下圖所示的模型進行計算：

 

帶狀線是置於兩個參考平麵之間的帶狀導線，如下圖所示，H1和H2代表的電介質的介電常數可以不同。

上述兩個例子隻是微帶線和帶狀線的一個典型示範

，具體的微帶線和帶狀線有很多種，如覆膜微帶線等，都是跟具體的PCB的疊層結構相關。

     

用於計算特性阻抗的等式需要複雜的數學計算
，通常使用場求解方法
，其中包括邊界元素分析在內，因此使用專門的阻抗計算軟件SI9000

，我們所需做的就是控製特性阻抗的參數：

絕緣層的介電常數Er、走線寬度W1
、W2（梯形）

、走線厚度T和絕緣層厚度H。

對於W1
、W2的說明：

此處的W=W1，W1=W2.

規則：W1=W-A

W—-設計線寬

A—–Etch loss (見上表)

走線上下寬度不一致的原因是：PCB板製造過程中是從上到下而腐蝕，因此腐蝕出來的線呈梯形。

   

走線厚度T與該層的銅厚有對應關係，具體如下：

 

 

               COPPER THICKNESS

Base copper thk  For inner layer  For outer layer

  H OZ          0.6mil                1.8mil

  1 OZ          1.2MIL                2.5MIL

  2 OZ          2.4MIL                3.6MIL

 

 

*因綠油厚度對阻抗影響較小，故假定為定值0.5mil。

我們可以通過控製這幾個參數來達到阻抗控製的目的，下麵以安維的底板PCB為例說明阻抗控製的步驟和SI9000的使用：

 

底板PCB的疊層為下圖所示：

第二層為地平麵
，第五層為電源平麵，其餘各層為信號層。
 

各層的層厚如下表所示：
 

Layer Name Type Material Thinkness Class

 

SURFACE AIR

 

TOP CONDUCTOR COPPER 0.5 OZ ROUTING

 

DIELECTRIC FR-4 3.800MIL

L2-INNER CONDUCTOR COPPER 1 OZ PLANE

 

DIELECTRIC FR-4 5.910MIL

L3-INNER CONDUCTOR COPPER 1 OZ ROUTING

 

DIELECTRIC FR-4 33.O8MIL

L4-INNER CONDUCTOR COPPER 1 OZ ROUTING

 

DIELECTRIC FR-4 5.910MIL

L5-INNER CONDUCTOR COPPER 1 OZ PLANE

 

DIELECTRIC FR-4 3.800MIL

BOTTOM CONDUCTOR COPPER 0.5 OZ ROUTING

 

SURFACE AIR

 

說明：中間各層間的電介質為FR-4，其介電常數為4.2；頂層和底層為裸層，直接與空氣接觸，空氣的介電常數為1。

 

DDR的數據線，單端阻抗為50歐姆
，走線層為TOP和L2
、L3層，走線寬度為5mil。

時鍾信號CLK和USB數據線，差分阻抗控製在100歐姆，走線層為L2

、L3層，走線寬度為6mil
，走線間距為6mil。

 

 

1
、對於單端阻抗控製，計算值等於客戶要求值

；
 

2、對於其他特性阻抗控製：

 

對於其它所有的阻抗設計(包括差別和特性阻抗)

*計算值與名義值差別應小於的阻抗範圍的10%：

例如：客戶要求：60+/-10%ohm

阻抗範圍=上限66-下限54=12ohms

阻抗範圍的10%=12X10%=1.2ohms

計算值必須在紅框範圍內。其餘情況類推。

 

下麵利用SI9000計算是否達到阻抗控製的要求：

 

首先計算DDR數據線的單端阻抗控製：
 

TOP層：銅厚為0.5OZ，走線寬度為5MIL
，距參考平麵的距離為3.8MIL，介電常數為4.2。選擇模型，代入參數
，選擇lossless calculation,如圖所示：

計算得到單端阻抗為Zo=55.08ohm
，與要求相差5歐姆。根據板廠的反饋，他們將走線寬度改為6MIL以達到阻抗控製，經過驗證，在寬度W2=6MIL,W1=7MIL的情況下，計算得到的單端阻抗為Zo=50.56歐姆
，符合設計要求。
 

L2層：在L2層的走線模型如下圖所示：

代入參數進行計算得到如下圖所示：

計算得到單端阻抗為Zo=50.59歐姆
，符合設計要求。

 

同理可以得到L3層的單端阻抗
，在此不再贅述。

 

由PCB設計可知，底板PCB中時鍾走線在L3層，USB數據線在L2層，走線寬度均為6MIL,間距為6MIL。
 

時鍾信號選擇的模型如下所示：

按照提供給板廠的數據計算得到的結果如下圖所示：

根據板廠的反饋，差分阻抗隻能做到85歐姆，與計算結果接近（他們可以微調板層厚度

，但不能調線）。但是改變線間距為12MIL時，計算得到的差分阻抗為92.97歐姆，再將線寬調為5MIL時，差分阻抗為98.99歐姆，基本符合設計要求。

 

 

1
、當差分走線在中間信號層走線時
，chafenzukangdekongzhibijiaokunnan，yinweijingdubugou
，jiushishuogaibianjiezhicenghoududuichafenzukangdeyingxiangbuda，zhiyougaibianzouxiandejianjucaiduichafenzukangyingxiangjiaoda。danshidangzouxianzaidingcenghuodicengshi，chafenzukangjiubijiaohaokongzhi
，henrongyidadaoshejiyaoqiu，tongguoshijijisuanfaxian
，zhongyaodexinhaoxianzuihaozoubiaoceng
，rongyijinxingzukangkongzhi，youqishishizhongxinhaochafendui。

 

2、在PCB設計之前，首先必須通過阻抗計算，把PCB的疊層參數確定，如各層的銅厚
，介質層的厚度等等，還有差分走線的寬度和間距都需要事先計算得出
，這些就是PCB的前端仿真，保證重要的信號線的阻抗控製滿足設計要求。

 

 

以我們使用最多的FR-4介質的材料板為例：實際多層板是芯板和壓合樹脂層堆疊而成
，其芯板本身也是由半固化片組合而成。常用的三種半固化片技術指標如下表1 所示。

半固化片組合的介電常數不是簡單的算術平均
，甚至在構成微帶線和帶狀線時的Er值也有所不同。另一方麵，FR-4的Er也隨信號頻率的變化有一定改變
，不過在1GHz 以下一般認為FR-4 材料的Er 值約4.2。通常計算時采用4.2。

 

4、在實際的阻抗控製中，一般采用介質為FR-4
，其Er約4.2，線條厚度t對阻抗影響較小，實際主要可以調整的是H和W
，W(設計線寬)一般情況下是 由設計人員決定的
，但在設計時應充分考慮線寬對阻抗的配合性和實際加工精度。當然，采用較小的W 值後線條厚度t 的影響就不容忽視了。H(介質層厚度)對阻抗控製的影響最大
，實際H 有兩類情況：一種是芯板，材料供應商所提供的板材中H的厚度也是由以上三種半固化片組合而成，但其在組合的過程中必然會考慮三種材料的特性
，而絕非無條件 的任意組合，因此板材的厚度就有了一定的規定，形成了一個相應的清單，同時H 也有了一定的限製。如0.17mm 1/1的芯板為 2116 ×1，0.4mm 1/1的芯板為1080×2+7628×1等。另一種是多層板中壓合部分的厚度：其方法基本上與前相同但需注意銅層的損失。如內電層間用半固化片進行填 chong，yinzaizhizuoneicengdeguochengzhongtongbobeishikediaodebufenhenshao
，zebanguhuapianzhongshuzhiduigaiqudetianchongyihenshao，zebanguhuapiandehoudusunshikehulve。fanzhi
，ruxinhaocengzhijianyongbanguhuapianjinxing 填tian充chong，由you於yu銅tong箔bo被bei蝕shi刻ke掉diao的de部bu分fen較jiao多duo，則ze半ban固gu化hua片pian的de厚hou度du損sun失shi會hui很hen大da且qie難nan以yi估gu計ji。因yin此ci，有you人ren建jian議yi在zai內nei層ceng的de信xin號hao層ceng要yao求qiu鋪pu銅tong以yi減jian少shao厚hou度du損sun失shi。

 

 

a. 每個信號層都要有參考平麵相鄰, 能保證其阻抗和信號質量;

 

b. 每個電源層都要有完整的地平麵相鄰, 使得電源的性能得以較好的保證;

 

通過軟件計算發現，改變差分對的間距對阻抗控製的影響較大，但是這裏涉及到另一個問題，就是差分對的耦合問題。

 

差分對耦合的主要目的是增強對外界的抗幹擾能力和抑止EMI。耦合分為緊耦合方式( 即差分對線間距小於或等於線寬) 和鬆耦合方式。

 

如果能保證周圍所有的走線離差分對較遠（比如遠遠大於3 倍的線寬），那麼差分走線可以不用保證緊密的耦合，最關鍵的是保證走線長度相等即可。（可以參見Johnson 的信號完整性網站上的關於差分走線的闡述，他就要求他的layout 工程師將差分線離得較遠，這樣可以方麵繞線）。隻是目前大多數多層高速的PCB 板走線空間很緊密
，根本無法將差分走線和其它走線隔離開來，所以這時候保持緊密的耦合以增加抗幹擾能力是應該的。

 

緊jin耦ou合he不bu是shi差cha分fen走zou線xian的de必bi要yao條tiao件jian，但dan是shi在zai空kong間jian不bu夠gou時shi走zou線xian采cai用yong緊jin耦ou合he方fang式shi能neng夠gou增zeng強qiang差cha分fen走zou線xian的de抗kang幹gan擾rao能neng力li。因yin此ci，對dui於yu差cha分fen對dui的de阻zu抗kang控kong製zhi問wen題ti，怎zen麼me調tiao節jie各ge個ge參can數shu需xu要yao綜zong合he考kao慮lv上shang述shu因yin素su
，擇ze優you選xuan擇ze。一yi般ban情qing況kuang下xia不bu輕qing易yi調tiao整zheng差cha分fen對dui的de間jian距ju和he線xian寬kuan。

 

 

（1）確定走線模式

、參數及阻抗計算。差分對走線分外層微帶線差分模式和內層帶狀線差分模式兩種
，通過合理設置參數，阻抗可利用相關阻抗計算軟件(如POLAR-SI9000)計算也可利用阻抗計算公式計算。

 

（2）走(zou)平(ping)行(xing)等(deng)距(ju)線(xian)。確(que)定(ding)走(zou)線(xian)線(xian)寬(kuan)及(ji)間(jian)距(ju)
，在(zai)走(zou)線(xian)時(shi)要(yao)嚴(yan)格(ge)按(an)照(zhao)計(ji)算(suan)出(chu)的(de)線(xian)寬(kuan)和(he)間(jian)距(ju)
，兩(liang)線(xian)間(jian)距(ju)要(yao)一(yi)直(zhi)保(bao)持(chi)不(bu)變(bian)
，也(ye)就(jiu)是(shi)要(yao)保(bao)持(chi)平(ping)行(xing)。平(ping)行(xing)的(de)方(fang)式(shi)有(you)兩(liang)種(zhong)： 一種為兩條線走在同一線層(side-by-side)
，另一種為兩條線走在上下相兩層(over-under)。一般盡量避免使用後者即層間差分信號

， 因為在PCB板(ban)的(de)實(shi)際(ji)加(jia)工(gong)過(guo)程(cheng)中(zhong)，由(you)於(yu)層(ceng)疊(die)之(zhi)間(jian)的(de)層(ceng)壓(ya)對(dui)準(zhun)精(jing)度(du)大(da)大(da)低(di)於(yu)同(tong)層(ceng)蝕(shi)刻(ke)精(jing)度(du)，以(yi)及(ji)層(ceng)壓(ya)過(guo)程(cheng)中(zhong)的(de)介(jie)質(zhi)流(liu)失(shi)，不(bu)能(neng)保(bao)證(zheng)差(cha)分(fen)線(xian)的(de)間(jian)距(ju)等(deng)於(yu)層(ceng)間(jian)介(jie)質(zhi)厚(hou)度(du)
， 會造成層間差分對的差分阻抗變化。困此建議盡量使用同層內的差分。

 

（3）.緊耦合原則。

 

在zai計ji算suan線xian寬kuan和he間jian距ju時shi最zui好hao遵zun守shou緊jin耦ou合he的de原yuan則ze，也ye就jiu是shi差cha分fen對dui線xian間jian距ju小xiao於yu或huo等deng於yu線xian寬kuan。當dang兩liang條tiao差cha分fen信xin號hao線xian距ju離li很hen近jin時shi，電dian流liu傳chuan輸shu方fang向xiang相xiang反fan，其qi磁ci場chang相xiang互hu抵di消xiao，電dian場chang相xiang互hu耦ou合he，電dian磁ci輻fu射she也ye要yao小xiao得de多duo。

 

（4）.走短線、直線。

 

為確保信號的質量，差分對走線應該盡可能地短而直，減少布線中的過孔數，避免差分對布線太長，出現太多的拐彎，拐彎處盡量用45°或弧線
，避免90°拐彎。

 

（5）.不同差分線對間處理。

 

差(cha)分(fen)對(dui)對(dui)走(zou)線(xian)方(fang)式(shi)的(de)選(xuan)擇(ze)沒(mei)有(you)限(xian)製(zhi)
，微(wei)帶(dai)線(xian)和(he)帶(dai)狀(zhuang)線(xian)均(jun)可(ke)，但(dan)是(shi)必(bi)須(xu)注(zhu)意(yi)要(yao)有(you)良(liang)好(hao)的(de)參(can)考(kao)平(ping)麵(mian)。對(dui)不(bu)同(tong)差(cha)分(fen)線(xian)之(zhi)間(jian)的(de)間(jian)距(ju)要(yao)求(qiu)間(jian)隔(ge)不(bu)能(neng)太(tai)小(xiao)，至(zhi)少(shao)應(ying)大(da)於(yu)3～5倍差分線間距。必要時在不同差分線對之間加地孔隔離以防止相互問的串擾。

 

（6）.遠離其它信號。 

 

對差分對信號和其它信號比如TTL信號
，最好使用不同的走線層
，如果因為設計限製必須使用同一層走線
，差分對和TTL的距離應該足夠遠
，至少應該大於3~5倍差分線間距。

 

（7）.差分信號不可以跨平麵分割。

盡管兩根差分信號互為回流路徑
，跨分割不會割斷信號的回流
，但是跨分割部分的傳輸線會因為缺少參考平麵而導致阻抗的不連續(如圖箭頭處所示，其中GND1、GND2為LVDS相鄰的地平麵)。

 

coating表示塗覆層，如果沒有塗覆層，就在thickness 中填0,dielectric（介電常數）填1（空氣）。

substrate表示基板層
，即電介質層
，一般采用FR-4
，厚度是通過阻抗計算軟件計算得到
，介電常數為4.2（頻率小於1GHz時）。

點擊Weight(oz)項，可以設定鋪銅的銅厚，銅厚決定了走線的厚度。

 

PP（prepreg）是種介質材料，由玻璃纖維和環氧樹脂組成，core其實也是PP類型介質
，隻不過他的兩麵都覆有銅箔，而PP沒有，製作多層板時，通常將CORE和PP配合使用
，CORE與CORE之間用PP粘合。

 

 

(1)
、翹曲問題

 

PCB的疊層設計要保持對稱，即各層的介質層厚、鋪銅厚度上下對稱，拿六層板來說，就是TOP-GND與BOTTOM-POWER的介質厚度和銅厚一致，GND-L2與L3-POWER的介質厚度和銅厚一致。這樣在層壓的時候不會出現翹曲。

 

（2）、信號層應該和鄰近的參考平麵緊密耦合（即信號層和鄰近敷銅層之間的介質厚度要很小）；電源敷銅和地敷銅應該緊密耦合。

 

（3）、在很高速的情況下，可以加入多餘的地層來隔離信號層，但建議不要多家電源層來隔離，這樣可能造成不必要的噪聲幹擾。

 

（4）、典型的疊層設計層分布如下表所示：

（5）、層的排布一般原則：

 

元件麵下麵（第二層）為地平麵，提供器件屏蔽層以及為頂層布線提供參考平麵；

所有信號層盡可能與地平麵相鄰
；

盡量避免兩信號層直接相鄰；

主電源盡可能與其對應地相鄰；

兼顧層壓結構對稱。

 

對於母板的層排布，現有母板很難控製平行長距離布線，對於板級工作頻率在50MHZ 以上的（50MHZ 以下的情況可參照
，適當放寬）
，建議排布原則：

 

元件麵
、焊接麵為完整的地平麵（屏蔽）
；

無相鄰平行布線層；

所有信號層盡可能與地平麵相鄰
；

關鍵信號與地層相鄰，不跨分割區。