討論濾波電容的位置與PDN阻抗的關係，提出“全局電容”與“局部電容”的概念。能看到當電容呈現“全局特性”的時候，電容的位置其實沒有想象中那麼重要。

 

上一個話題結束的時候，很多網友提出電容的位置問題：“濾波電容有自己的濾波半徑，所以重點在於濾波電容正端與芯片電源引腳的距離”。這個互動實在是配合的太好了，高速先生和你握手哈。

 

傳chuan統tong的de說shuo法fa，電dian容rong有you其qi濾lv波bo半ban徑jing
，低di頻pin電dian容rong濾lv波bo半ban徑jing大da，所suo以yi布bu局ju的de時shi候hou可ke以yi放fang的de稍shao微wei遠yuan一yi些xie。並bing且qie常chang規gui來lai說shuo
，單dan純chun濾lv波bo作zuo用yong的de低di頻pin電dian容rong不bu要yao紮zha堆dui布bu局ju
，講jiang究jiu均jun勻yun擺bai放fang。而er中zhong高gao頻pin電dian容rong的de濾lv波bo半ban徑jing較jiao小xiao，需xu要yao嚴yan格ge靠kao近jin芯xin片pian管guan腳jiao放fang置zhi，不bu能neng離li得de太tai遠yuan，要yao不bu然ran電dian容rong就jiu“不起作用”了。

 

這(zhe)個(ge)說(shuo)法(fa)
，作(zuo)為(wei)我(wo)們(men)濾(lv)波(bo)電(dian)容(rong)布(bu)局(ju)的(de)設(she)計(ji)指(zhi)導(dao)，沒(mei)有(you)問(wen)題(ti)，依(yi)舊(jiu)是(shi)正(zheng)確(que)的(de)指(zhi)導(dao)原(yuan)則(ze)，這(zhe)個(ge)不(bu)是(shi)我(wo)們(men)要(yao)討(tao)論(lun)的(de)設(she)計(ji)誤(wu)區(qu)。不(bu)過(guo)開(kai)場(chang)白(bai)裏(li)麵(mian)說(shuo)了(le)，高(gao)速(su)先(xian)生(sheng)，就(jiu)是(shi)要(yao)追(zhui)根(gen)究(jiu)底(di)
，看(kan)看(kan)電(dian)容(rong)的(de)濾(lv)波(bo)半(ban)徑(jing)到(dao)底(di)是(shi)怎(zen)麼(me)回(hui)事(shi)？

 

首先，濾波半徑還是基於著名的四分之一波長理論。（sifenzhiyibochanglilunzaigaosuxianshengdegezhongwenzhanghuifanfuduocichuxian
，weilefangbiandajialijie
，womenhuizhuantitaolungezhongsifenzhiyibochangdewenti，zhelijiubuzaizhuishu，ruguojiaodelijiezhepianwenzhangyouwenti，keyidanduhegaosuxianshengjinxingtaolun） 電容去耦半徑理論認為

，當電容的位置距需要濾波的器件（管腳）的距離剛好是四分之一波長的時候
，電容的補償電流和信號噪聲電流相位剛好相差180度，濾波失效。所以為了保證電容的濾波作用
，要求電容的位置距需要濾波的器件（管腳）的距離小於1/10的四分之一波長
，當然，更嚴格的要求希望小於1/20的四分之一波長。

 

大家看到這，估計有點煩躁了
，有的人說，這個我早就知道了。也有人說，不是叫“看得懂的高速設計”嗎，你說的這些我看不懂。那我們就來看看常見的濾波電容的濾波半徑。（這裏我們為了計算的簡化，假設電容的ESL為0.4NH，電容的安裝電感為1.5NH。具體的電容安裝電感問題
，在上一個專題的第四篇文章裏麵討論過了，大家可以參考）

看到這裏
，估計很多PCB設計師會大吃一驚？我們常用的0.1 uf電容，在考慮四十分之一波長的時候，電容的有效去耦半徑居然有12英寸。就算嚴格點考慮兩百分之一波長
，也有將近2英寸的去耦半徑。我們在濾波電容布局的時候
，這個去耦半徑還是問題嗎
？

 

前麵的文章討論過
，由於去耦電容隻是電源供電網絡的一部分，同時高頻噪聲會更加依賴電源地平板電容及封裝內的濾波電容甚至是Die電容來濾除。10Nf或者更小的1Nf電容，在電源濾波係統中的作用會越來越小。在大部分的設計中，0.1 uf電容就是板級係統設計的時候，電源濾波係統中用到的最“高頻”的電容了。

 

借這個機會，再和大家討論下高速先生討論PCB設計誤區的出發點：很多理論其實沒有錯，隻是我們在使用的時候沒有真正知其所以然，所以設計中想當然的“過設計”很多。這類“過設計”有時候並沒有壞處，隻是當設計出現“惡劣”情況並需要“取舍”的時候，會造成一些困難。

 

比如電容的去耦半徑問題
，大家都有這個概念，然後都知道“小”電容（高頻電容）的(de)去(qu)耦(ou)半(ban)徑(jing)很(hen)小(xiao)
，需(xu)要(yao)嚴(yan)格(ge)靠(kao)近(jin)芯(xin)片(pian)管(guan)腳(jiao)。這(zhe)個(ge)設(she)計(ji)原(yuan)則(ze)沒(mei)有(you)錯(cuo)誤(wu)

，隻(zhi)是(shi)當(dang)數(shu)碼(ma)消(xiao)費(fei)類(lei)產(chan)品(pin)由(you)於(yu)更(geng)小(xiao)的(de)麵(mian)積(ji)，更(geng)低(di)的(de)成(cheng)本(ben)以(yi)及(ji)結(jie)構(gou)的(de)要(yao)求(qiu)（如厚度），需要我們把電容單麵布局，放在和BGA的同一麵的時候，很多人困惑了，電容離芯片的電源管腳這麼遠（有時還要考慮3mm或者5mm的返修間距

，就更遠了），電容還能起作用嗎？

 

由此引申的另一個問題，和我們的這次的主題相關
，先提前預告一下：我wo們men做zuo設she計ji的de時shi候hou，很hen喜xi歡huan把ba同tong種zhong類lei的de數shu字zi電dian源yuan，對dui不bu同tong芯xin片pian進jin行xing供gong電dian的de時shi候hou，用yong磁ci珠zhu隔ge離li一yi下xia，希xi望wang能neng避bi免mian不bu同tong芯xin片pian之zhi間jian同tong種zhong電dian源yuan的de幹gan擾rao。電dian容rong的de作zuo用yong範fan圍wei這zhe麼me大da，磁ci珠zhu隔ge離li了le“想象中”的芯片間電源軌道的幹擾的同時，會不會也阻礙了電容的作用呢？

 

benjiedejiewei
，zaigeidajiakanyigetupian
，yeshiguanyudianrongdequoubanjinghezuoyongfanweide。zhiqiantaolundexiezhenpinlvdesifenzhiyibochang，haishiyoujuxianxingde，shouxiandianrongqizuoyongdezuigaopinlvbuzhishixiezhenpinlv。qici
，zuoyongfanweihaidekaolvnishedingdelvboxiaolv。lilunshifuzade，renzhongerdaoyuan，duoqianjinyixie
，zhenxiangjiugengqingxiyidian。

 

當然，本節的結論還是繼續有效的，我們常用的0.1uf電容，濾波半徑遠遠比我們想象的要大。