中心議題：

• 電磁兼容原理
• 電磁兼容設計

解決方案：

• 工藝和部件的選取
• 電路的布局
• 導線的布局

引言

混合集成電路（Hybrid Integrated Circuit）是由半導體集成工藝與厚（薄）mogongyijieheerzhichengdejichengdianlu。hunhejichengdianlushizaijipianshangyongchengmofangfazhizuohoumohuobomoyuanjianjiqihulianxian

，bingzaitongyijipianshangjiangfenlidebandaotixinpian、單片集成電路或微型元件混合組裝，再外加封裝而成。具有組裝密度大、可靠性高、電性能好等特點。

隨著電路板尺寸變小、布(bu)線(xian)密(mi)度(du)加(jia)大(da)以(yi)及(ji)工(gong)作(zuo)頻(pin)率(lv)的(de)不(bu)斷(duan)提(ti)高(gao)

，電(dian)路(lu)中(zhong)的(de)電(dian)磁(ci)幹(gan)擾(rao)現(xian)象(xiang)也(ye)越(yue)來(lai)越(yue)突(tu)出(chu)，電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)也(ye)就(jiu)成(cheng)為(wei)一(yi)個(ge)電(dian)子(zi)係(xi)統(tong)能(neng)否(fou)正(zheng)常(chang)工(gong)作(zuo)的(de)關(guan)鍵(jian)。電(dian)路(lu)板(ban)的(de)電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)成(cheng)為(wei)係(xi)統(tong)設(she)計(ji)的(de)關(guan)鍵(jian)。

電磁兼容原理

diancijianrongshizhidianzishebeihedianyuanzaiyidingdedianciganraohuanjingxiazhengchangkekaogongzuodenengli，tongshiyeshidianzishebeihedianyuanxianzhizishenchanshengdianciganraohebimianganraozhouweiqitadianzishebeidenengli。

任何一個電磁幹擾的發生必須具備三個基本條件:首先要具備幹擾源,也就是產生有害電磁場的裝置或設備;其次是要具有傳播幹擾的途徑,通常認為有兩種方式:傳導耦合方式和輻射耦合方式,第三是要有易受幹擾的敏感設備。因此,解決電磁兼容性問題應針對電磁幹擾的三要素,逐一進行解決:減小幹擾發生元件的幹擾強度
；切斷幹擾的傳播途徑；降低係統對幹擾的敏感程度。

混合集成電路設計中存在的電磁幹擾有: 傳導幹擾

、串音幹擾以及輻射幹擾。在解決EMI問題時，首先應確定發射源的耦合途徑是傳導的
、輻(fu)射(she)的(de)，還(hai)是(shi)串(chuan)音(yin)。如(ru)果(guo)一(yi)個(ge)高(gao)幅(fu)度(du)的(de)瞬(shun)變(bian)電(dian)流(liu)或(huo)快(kuai)速(su)上(shang)升(sheng)的(de)電(dian)壓(ya)出(chu)現(xian)在(zai)靠(kao)近(jin)載(zai)有(you)信(xin)號(hao)的(de)導(dao)體(ti)附(fu)近(jin)，電(dian)磁(ci)幹(gan)擾(rao)的(de)問(wen)題(ti)主(zhu)要(yao)是(shi)串(chuan)音(yin)。如(ru)果(guo)幹(gan)擾(rao)源(yuan)和(he)敏(min)感(gan)器(qi)件(jian)之(zhi)間(jian)有(you)完(wan)整(zheng)的(de)電(dian)路(lu)連(lian)接(jie)，則(ze)是(shi)傳(chuan)導(dao)幹(gan)擾(rao)。而(er)在(zai)兩(liang)根(gen)傳(chuan)輸(shu)高(gao)頻(pin)信(xin)號(hao)的(de)平(ping)行(xing)導(dao)線(xian)之(zhi)間(jian)則(ze)會(hui)產(chan)生(sheng)輻(fu)射(she)幹(gan)擾(rao)。

電磁兼容設計

zaihunhejichengdianludiancijianrongxingshejishishouxianyaozuogongnengxingjianyan，zaifanganyiquedingdedianluzhongjianyandiancijianrongxingzhibiaonengfoumanzuyaoqiu，ruobumanzujiuyaoxiugaicanshulaidadaozhibiao


，rufashegonglv
、工作頻率

、重新選擇器件等。其次是做防護性設計
，包括濾波
、屏蔽
、接jie地di與yu搭da接jie設she計ji等deng。第di三san是shi做zuo布bu局ju的de調tiao整zheng性xing設she計ji，包bao括kuo總zong體ti布bu局ju的de檢jian驗yan
，元yuan器qi件jian及ji導dao線xian的de布bu局ju檢jian驗yan等deng。通tong常chang
，電dian路lu的de電dian磁ci兼jian容rong性xing設she計ji包bao括kuo：工藝和部件的選擇
、電路布局及導線的布設等。

1.工藝和部件的選取

混合集成電路有三種製造工藝可供選擇，單層薄膜、多層厚膜和多層共燒厚膜。薄膜工藝能夠生產高密度混合電路所需的小尺寸、低功率和高電流密度的元器件，具有高質量、穩定
、可(ke)靠(kao)和(he)靈(ling)活(huo)的(de)特(te)點(dian)，適(shi)合(he)於(yu)高(gao)速(su)高(gao)頻(pin)和(he)高(gao)封(feng)裝(zhuang)密(mi)度(du)的(de)電(dian)路(lu)中(zhong)。但(dan)隻(zhi)能(neng)做(zuo)單(dan)層(ceng)布(bu)線(xian)且(qie)成(cheng)本(ben)較(jiao)高(gao)。多(duo)層(ceng)厚(hou)膜(mo)工(gong)藝(yi)能(neng)夠(gou)以(yi)較(jiao)低(di)的(de)成(cheng)本(ben)製(zhi)造(zao)多(duo)層(ceng)互(hu)連(lian)電(dian)路(lu)，從(cong)電(dian)磁(ci)兼(jian)容(rong)的(de)角(jiao)度(du)來(lai)說(shuo)
，多(duo)層(ceng)布(bu)線(xian)可(ke)以(yi)減(jian)小(xiao)線(xian)路(lu)板(ban)的(de)電(dian)磁(ci)輻(fu)射(she)並(bing)提(ti)高(gao)線(xian)路(lu)板(ban)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)。因(yin)為(wei)可(ke)以(yi)設(she)置(zhi)專(zhuan)門(men)的(de)電(dian)源(yuan)層(ceng)和(he)地(di)層(ceng)，使(shi)信(xin)號(hao)與(yu)地(di)線(xian)之(zhi)間(jian)的(de)距(ju)離(li)僅(jin)為(wei)層(ceng)間(jian)距(ju)離(li)。這(zhe)樣(yang)
，板(ban)上(shang)所(suo)有(you)信(xin)號(hao)的(de)回(hui)路(lu)麵(mian)積(ji)就(jiu)可(ke)以(yi)降(jiang)至(zhi)最(zui)小(xiao)
，從(cong)而(er)有(you)效(xiao)減(jian)小(xiao)差(cha)模(mo)輻(fu)射(she)。

qizhongduocenggongshaohoumogongyijuyougengduodeyoudian，shimuqianwuyuanjichengdezhuliujishu。takeyishixiangengduocengdebuxian
，yiyuneimaiyuanqijian，tigaozuzhuangmidu，juyoulianghaodegaopintexinghegaosuchuanshutexing。ciwai，yubomojishujuyoulianghaodejianrongxing
，erzhejiehekeshixiangenggaozuzhuangmiduhegenghaoxingnengdehunheduocengdianlu。

混合電路中的有源器件一般選用裸芯片
，沒有裸芯片時可選用相應的封裝好的芯片

，為得到最好的EMC特性
，盡量選用表貼式芯片。選擇芯片時在滿足產品技術指標的前提下，盡量選用低速時鍾。在HC能用時絕不使用AC，CMOS4000能行就不用HC。電容應具有低的等效串聯電阻，這樣可以避免對信號造成大的衰減。

混合電路的封裝可采用可伐金屬的底座和殼蓋
，平行縫焊，具有很好的屏蔽作用。

2.電路的布局

在進行混合微電路的布局劃分時，首先要考慮三個主要因素：輸入/輸出引腳的個數
，器件密度和功耗。一個實用的規則是片狀元件所占麵積為基片的20% ，每平方英寸耗散功率不大於2W。

在器件布置方麵
，原則上應將相互有關的器件盡量靠近，將數字電路
、模擬電路及電源電路分別放置

，將高頻電路與低頻電路分開。易產生噪聲的器件、小電流電路、dadianliudianludengyingjinliangyuanliluojidianlu。duishizhongdianluhegaopindianludengzhuyaoganraohefusheyuanyingdanduanpai，yuanlimingandianlu。shurushuchuxinpianyaoweiyujiejinhunhedianlufengzhuangdeI/O出口處。

gaopinyuanqijianjinkenengsuoduanlianxian

，yijianshaofenbucanshuhexianghujiandedianciganrao，yishouganraoyuanqijianbunengxianghulidetaijin，shurushuchujinliangyuanli。zhendangqijinkenengkaojinshiyongshizhongxinpiandeweizhi，bingyuanlixinhaojiekouhedidianpingxinhaoxinpian。yuanqijianyaoyujipiandeyibianpingxinghuochuizhi，jinkenengshiyuanqijianpingxingpailie
，zheyangbujinhuijianxiaoyuanqijianzhijiandefenbucanshu
，yefuhehunhedianludezhizaogongyi，yiyushengchan。
在混合電路基片上電源和接地的引出焊盤應對稱布置，最好均勻地分布許多電源和接地的I/O連接。裸芯片的貼裝區連接到最負的電位平麵。

在選用多層混合電路時，電路板的層間安排隨著具體電路改變
，但一般具有以下特征。

（1）電源和地層分配在內層，可視為屏蔽層，可以很好地抑製電路板上固有的共模RF幹擾，減小高頻電源的分布阻抗。

（2）板(ban)內(nei)電(dian)源(yuan)平(ping)麵(mian)和(he)地(di)平(ping)麵(mian)盡(jin)量(liang)相(xiang)互(hu)鄰(lin)近(jin)，一(yi)般(ban)地(di)平(ping)麵(mian)在(zai)電(dian)源(yuan)平(ping)麵(mian)之(zhi)上(shang)，這(zhe)樣(yang)可(ke)以(yi)利(li)用(yong)層(ceng)間(jian)電(dian)容(rong)作(zuo)為(wei)電(dian)源(yuan)的(de)平(ping)滑(hua)電(dian)容(rong)
，同(tong)時(shi)接(jie)地(di)平(ping)麵(mian)對(dui)電(dian)源(yuan)平(ping)麵(mian)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

（3）布線層應盡量安排與電源或地平麵相鄰以產生通量對消作用。

3.導線的布局

在(zai)電(dian)路(lu)設(she)計(ji)中(zhong)，往(wang)往(wang)隻(zhi)注(zhu)重(zhong)提(ti)高(gao)布(bu)線(xian)密(mi)度(du)
，或(huo)追(zhui)求(qiu)布(bu)局(ju)均(jun)勻(yun)，忽(hu)視(shi)了(le)線(xian)路(lu)布(bu)局(ju)對(dui)預(yu)防(fang)幹(gan)擾(rao)的(de)影(ying)響(xiang)，使(shi)大(da)量(liang)的(de)信(xin)號(hao)輻(fu)射(she)到(dao)空(kong)間(jian)形(xing)成(cheng)幹(gan)擾(rao)，可(ke)能(neng)會(hui)導(dao)致(zhi)更(geng)多(duo)的(de)電(dian)磁(ci)兼(jian)容(rong)問(wen)題(ti)。因(yin)此(ci)
，良(liang)好(hao)的(de)布(bu)線(xian)是(shi)決(jue)定(ding)設(she)計(ji)成(cheng)功(gong)的(de)關(guan)鍵(jian)。

3.1 地線的布局

dixianbujinshidianlugongzuodedianweicankaodian

，haikeyizuoweixinhaodedizukanghuilu。dixianshangjiaochangjiandeganraojiushidihuanludianliudaozhidedihuanluganrao。jiejuehaozheyileiganraowenti，jiudengyujiejueledabufendediancijianrongwenti。dixianshangdezaoyinzhuyaoduishuzidianludedidianpingzaochengyingxiang，ershuzidianlushuchudidianpingshi，duidixiandezaoshenggengweimingan。dixianshangdeganraobujinkenengyinqidianludewudongzuo，haihuizaochengchuandaohefushefashe。yinci
，jianxiaozhexieganraodezhongdianjiuzaiyujinkenengdijianxiaodixiandezukang（對於數字電路，減小地線電感尤為重要）。

地線的布局要注意以下幾點：

（1）根據不同的電源電壓
，數字電路和模擬電路分別設置地線。

（2）gonggongdixianjinkenengjiacu。zaicaiyongduocenghoumogongyishi，kezhuanmenshezhidixianmian


，zheyangyouzhuyujianxiaohuanlumianji，tongshiyejiangdilejieshoutianxiandexiaolv。bingqiekezuoweixinhaoxiandepingbiti。

（3）應避免梳狀地線，這種結構使信號回流環路很大
，會增加輻射和敏感度
，並且芯片之間的公共阻抗也可能造成電路的誤操作。

（4）板上裝有多個芯片時，地線上會出現較大的電位差，應把地線設計成封閉環路
，提高電路的噪聲容限。

（5）同時具有模擬和數字功能的電路板
，模擬地和數字地通常是分離的
，隻在電源處連接。

3.2 電源線的布局

一般而言
，除直接由電磁輻射引起的幹擾外，經由電源線引起的電磁幹擾最為常見。因此電源線的布局也很重要


，通常應遵守以下規則[3,4]。

（1）電源線盡可能靠近地線以減小供電環路麵積，差模輻射小，有助於減小電路交擾。不同電源的供電環路不要相互重疊。

（2）采cai用yong多duo層ceng工gong藝yi時shi
，模mo擬ni電dian源yuan和he數shu字zi電dian源yuan分fen開kai，避bi免mian相xiang互hu幹gan擾rao。不bu要yao把ba數shu字zi電dian源yuan與yu模mo擬ni電dian源yuan重zhong疊die放fang置zhi，否fou則ze就jiu會hui產chan生sheng耦ou合he電dian容rong，破po壞huai分fen離li度du。

（3）dianyuanpingmianyudipingmiankecaiyongwanquanjiezhigeli，pinlvhesuduhengaoshi，yingxuanyongdijiedianchangshudejiezhijiangliao。dianyuanpingmianyingkaojinjiedipingmian，binganpaizaijiedipingmianzhixia
，duidianyuanpingmianfenbudefushedianliuqidaopingbizuoyong。

（4）芯片的電源引腳和地線引腳之間應進行去耦。去耦電容采用0.01uF的片式電容，應貼近芯片安裝，使去耦電容的回路麵積盡可能減小。

（5）選用貼片式芯片時
，盡量選用電源引腳與地引腳靠得較近的芯片
，可以進一步減小去耦電容的供電回路麵積
，有利於實現電磁兼容。

3.3信號線的布局

在(zai)使(shi)用(yong)單(dan)層(ceng)薄(bo)膜(mo)工(gong)藝(yi)時(shi)，一(yi)個(ge)簡(jian)便(bian)適(shi)用(yong)的(de)方(fang)法(fa)是(shi)先(xian)布(bu)好(hao)地(di)線(xian)，然(ran)後(hou)將(jiang)關(guan)鍵(jian)信(xin)號(hao)，如(ru)高(gao)速(su)時(shi)鍾(zhong)信(xin)號(hao)或(huo)敏(min)感(gan)電(dian)路(lu)靠(kao)近(jin)它(ta)們(men)的(de)地(di)回(hui)路(lu)布(bu)置(zhi)
，最(zui)後(hou)對(dui)其(qi)它(ta)電(dian)路(lu)布(bu)線(xian)。信(xin)號(hao)線(xian)的(de)布(bu)置(zhi)最(zui)好(hao)根(gen)據(ju)信(xin)號(hao)的(de)流(liu)向(xiang)順(shun)序(xu)安(an)排(pai)，使(shi)電(dian)路(lu)板(ban)上(shang)的(de)信(xin)號(hao)走(zou)向(xiang)流(liu)暢(chang)。

如果要把EMI減jian到dao最zui小xiao，就jiu讓rang信xin號hao線xian盡jin量liang靠kao近jin與yu它ta構gou成cheng的de回hui流liu信xin號hao線xian，使shi回hui路lu麵mian積ji盡jin可ke能neng小xiao，以yi免mian發fa生sheng輻fu射she幹gan擾rao。低di電dian平ping信xin號hao通tong道dao不bu能neng靠kao近jin高gao電dian平ping信xin號hao通tong道dao和he無wu濾lv波bo的de電dian源yuan線xian，對dui噪zao聲sheng敏min感gan的de布bu線xian不bu要yao與yu大da電dian流liu、高速開關線平行。如果可能，把所有關鍵走線都布置成帶狀線。不相容的信號線（數字與模擬、高速與低速、大電流與小電流、高電壓與低電壓等）應(ying)相(xiang)互(hu)遠(yuan)離(li)，不(bu)要(yao)平(ping)行(xing)走(zou)線(xian)。信(xin)號(hao)間(jian)的(de)串(chuan)擾(rao)對(dui)相(xiang)鄰(lin)平(ping)行(xing)走(zou)線(xian)的(de)長(chang)度(du)和(he)走(zou)線(xian)間(jian)距(ju)極(ji)其(qi)敏(min)感(gan)，所(suo)以(yi)盡(jin)量(liang)使(shi)高(gao)速(su)信(xin)號(hao)線(xian)與(yu)其(qi)它(ta)平(ping)行(xing)信(xin)號(hao)線(xian)間(jian)距(ju)拉(la)大(da)且(qie)平(ping)行(xing)長(chang)度(du)縮(suo)小(xiao)。

導(dao)帶(dai)的(de)電(dian)感(gan)與(yu)其(qi)長(chang)度(du)和(he)長(chang)度(du)的(de)對(dui)數(shu)成(cheng)正(zheng)比(bi)，與(yu)其(qi)寬(kuan)度(du)的(de)對(dui)數(shu)成(cheng)反(fan)比(bi)。因(yin)此(ci)
，導(dao)帶(dai)要(yao)盡(jin)可(ke)能(neng)短(duan)
，同(tong)一(yi)元(yuan)件(jian)的(de)各(ge)條(tiao)地(di)址(zhi)線(xian)或(huo)數(shu)據(ju)線(xian)盡(jin)可(ke)能(neng)保(bao)持(chi)長(chang)度(du)一(yi)致(zhi)，作(zuo)為(wei)電(dian)路(lu)輸(shu)入(ru)輸(shu)出(chu)的(de)導(dao)線(xian)盡(jin)量(liang)避(bi)免(mian)相(xiang)鄰(lin)平(ping)行(xing)，最(zui)好(hao)在(zai)之(zhi)間(jian)加(jia)接(jie)地(di)線(xian)，可(ke)有(you)效(xiao)抑(yi)製(zhi)串(chuan)擾(rao)。低(di)速(su)信(xin)號(hao)的(de)布(bu)線(xian)密(mi)度(du)可(ke)以(yi)相(xiang)對(dui)大(da)些(xie)，高(gao)速(su)信(xin)號(hao)的(de)布(bu)線(xian)密(mi)度(du)應(ying)盡(jin)量(liang)小(xiao)。

在多層厚膜工藝中
，除了遵守單層布線的規則外還應注意：盡jin量liang設she計ji單dan獨du的de地di線xian麵mian，信xin號hao層ceng安an排pai與yu地di層ceng相xiang鄰lin。不bu能neng使shi用yong時shi，必bi須xu在zai高gao頻pin或huo敏min感gan電dian路lu的de鄰lin近jin設she置zhi一yi根gen地di線xian。分fen布bu在zai不bu同tong層ceng上shang的de信xin號hao線xian走zou向xiang應ying相xiang互hu垂chui直zhi，這zhe樣yang可ke以yi減jian少shao線xian間jian的de電dian場chang和he磁ci場chang耦ou合he幹gan擾rao；同tong一yi層ceng上shang的de信xin號hao線xian保bao持chi一yi定ding間jian距ju，最zui好hao用yong相xiang應ying地di線xian回hui路lu隔ge離li，減jian少shao線xian間jian信xin號hao串chuan擾rao。每mei一yi條tiao高gao速su信xin號hao線xian要yao限xian製zhi在zai同tong一yi層ceng上shang。信xin號hao線xian不bu要yao離li基ji片pian邊bian緣yuan太tai近jin，否fou則ze會hui引yin起qi特te征zheng阻zu抗kang變bian化hua，而er且qie容rong易yi產chan生sheng邊bian緣yuan場chang，增zeng加jia向xiang外wai的de輻fu射she。


3.4 時鍾線路的布局

時鍾電路在數字電路中占有重要地位，同時又是產生電磁輻射的主要來源。一個具有2ns上升沿的時鍾信號輻射能量的頻譜可達160MHz。因此設計好時鍾電路是保證達到整個電路電磁兼容的關鍵。關於時鍾電路的布局

，有以下注意事項：

（1）不要采用菊花鏈結構傳送時鍾信號，而應采用星型結構，即所有的時鍾負載直接與時鍾功率驅動器相互連接。

（2）所有連接晶振輸入/ 輸出端的導帶盡量短，以減少噪聲幹擾及分布電容對晶振的影響。

（3）晶振電容地線應使用盡量寬而短的導帶連接至器件上；離晶振最近的數字地引腳
，應盡量減少過孔。

結束語

本ben文wen詳xiang細xi闡chan述shu了le混hun合he集ji成cheng電dian路lu電dian磁ci幹gan擾rao產chan生sheng的de原yuan因yin，並bing結jie合he混hun合he集ji成cheng電dian路lu的de工gong藝yi特te點dian提ti出chu了le係xi統tong電dian磁ci兼jian容rong設she計ji中zhong應ying注zhu意yi的de問wen題ti和he采cai取qu的de具ju體ti措cuo施shi，為wei提ti高gao混hun合he集ji成cheng電dian路lu的de電dian磁ci兼jian容rong性xing奠dian定ding了le基ji礎chu。