節約成本

 

現象一

 

這些拉高/拉低的電阻用多大的阻值關係不大，就選個整數5kΩ吧

 

市場上不存在5kΩ的阻值，最接近的是4.99kΩ(精度1%)
，其次是5.1kΩ(精度5%)，其成本分別比精度為20%的4.7kΩ高4倍和2倍。

 

20%精度的電阻阻值隻有1、1.5、2.2、3.3、4.7
、6.8幾個類別(含10的整數倍)。類似地，20%精度的電容也隻有以上幾種值，如果選了其它的值就必須使用更高的精度成本就翻了幾倍，卻不能帶來任何好處。

 

現象二

 

這點邏輯用74XX的門電路搭也行
，但太土，還是用CPLD吧，顯得高檔多了

 

74XX的門電路隻幾毛錢，而CPLD至少也得幾十塊
，(GAL/PAL雖然隻幾塊錢

，但公司不推薦使用)。成本提高了N倍不說，還給生產、文檔等工作增添數倍的工作。

 

現象三

 

我們的係統要求這麼高，包括MEM、CPU、FPGA等所有的芯片都要選最快的

 

zaiyigegaosuxitongzhongbingbushimeiyibufendougongzuozaigaosuzhuangtai。erqijiansudumeitigaoyigedengji
，jiagechabuduoyaofanbei，lingwaihaigeixinhaowanzhengxingwentidailaijidadefumianyingxiang。

 

現象四

 

這板子的PCB設計要求不高
，就用細一點的線，自動布吧

 

自動布線必然要占用更大的PCB麵積，同時產生比手動布線多好多倍的過孔。在批量很大的產品中
，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量，它們分別影響到PCB的成品率和鑽頭的消耗數量。節約了供應商的成本，也就給降價找到了理由。

 

現象五

 

程序隻要穩定就可以了
，代碼長一點、效率低一點不是關鍵

 

CPU的速度和存儲器的空間都是用錢買來的。如果寫代碼時多花幾天時間提高一下程序效率，那麼從降低CPU主頻和減少存儲器容量所節約的成本絕對是劃算的。CPLD/FPGA設計也類似。

 

低功耗設計

 

現象一

 

我們這係統是220V供電，就不用在乎功耗問題了

 

低功耗設計並不僅僅是為了省電，更多的好處在於降低了電源模塊及散熱係統的成本


、由於電流的減小也減少了電磁輻射和熱噪聲的幹擾。隨著設備溫度的降低，器件壽命則相應延長。半導體器件的工作溫度每提高10度
，壽命則縮短一半。

 

現象二

 

這些總線信號都用電阻拉一下
，感覺放心些

 

信(xin)號(hao)需(xu)要(yao)上(shang)下(xia)拉(la)的(de)原(yuan)因(yin)很(hen)多(duo)，但(dan)也(ye)不(bu)是(shi)個(ge)個(ge)都(dou)要(yao)拉(la)。上(shang)下(xia)拉(la)電(dian)阻(zu)拉(la)一(yi)個(ge)單(dan)純(chun)的(de)輸(shu)入(ru)信(xin)號(hao)，電(dian)流(liu)也(ye)就(jiu)幾(ji)十(shi)微(wei)安(an)以(yi)下(xia)。但(dan)拉(la)一(yi)個(ge)被(bei)驅(qu)動(dong)了(le)的(de)信(xin)號(hao)

，其(qi)電(dian)流(liu)將(jiang)達(da)毫(hao)安(an)級(ji)。現(xian)在(zai)的(de)係(xi)統(tong)常(chang)常(chang)是(shi)地(di)址(zhi)數(shu)據(ju)各(ge)32位，可能還有244/245隔離後的總線及其它信號
，都上拉的話
，幾瓦的功耗就耗在這些電阻上了。

 

現象三

 

CPU和FPGA的這些不用的I/O口怎麼處理呢


？先讓它空著吧
，以後再說

 

不用的I/O口如果懸空的話，受外界的一點點幹擾就可能成為反複振蕩的輸入信號了，而MOS器件的功耗基本取決於門電路的翻轉次數。如果把它上拉的話，每個引腳也會有微安級的電流
，所以最好的辦法是設成輸出。

 

現象四

 

這款FPGA還剩這麼多門用不完，可盡情發揮吧

 

FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比

，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

 

現象五

 

這些小芯片的功耗都很低，不用考慮

 

對於內部不太複雜的芯片功耗是很難確定的，它主要由引腳上的電流確定，一個ABT16244
，沒有負載的話耗電大概不到1毫安，但它的指標是每個腳可 驅動60毫安的負載（如匹配幾十歐姆的電阻），即滿負荷的功耗最大可達60*16=960mA

，當然隻是電源電流這麼大
，熱量都落到負載身上了。

 

現象六

 

這些信號怎麼都有過衝啊？隻要匹配得好，就可消除了

 

除了少數特定信號外(如100BASE-T
、CML)

，都是有過衝的，隻要不是很大
，並不一定都需要匹配，即使匹配也並非要匹配得最好。像TTL的輸出阻抗不到50Ω，有的甚至20Ω，ruguoyeyongzhemedadepipeidianzudehua
，nadianliujiufeichangdale，gonghaoshiwufajieshoude，lingwaixinhaofuduyejiangxiaodebunengyong。zaishuoyibanxinhaozaishuchugaodianpingheshuchudidianpingshideshuchuzukangbingbuxiangtong，yemeibanfazuodaowanquanpipei。suoyiduiTTL
、LVDS、422等信號的匹配隻要做到過衝可以接受即可。

 

係統效率

 

現象一

 

這主頻100M的CPU隻能處理70%，換200M主頻的就沒事了

 

係統的處理能力牽涉到多種多樣的因素，在通信業務中其瓶頸一般都在存儲器上，CPU再快
，外部訪問快不起來也是徒勞。

 

現象二

 

CPU用大一點的CACHE，就應該快了

 

CACHE的增大，並不一定就導致係統性能的提高
，在某些情況下關閉CACHE反而比使用CACHE還快。原因是搬到CACHE中的數據必須得到多次 重複使用才會提高係統效率。所以在通信係統中一般隻打開指令CACHE，數據CACHE即使打開也隻局限在部分存儲空間，如堆棧部分。

 

同時也要求程序設計 要兼顧CACHE的容量及塊大小
，這涉及到關鍵代碼循環體的長度及跳轉範圍
，如果一個循環剛好比CACHE大那麼一點點，又在反複循環的話，那就慘了。

 

現象三

 

這麼多任務到底是用中斷還是用查詢呢？還是中斷快些吧

 

中zhong斷duan的de實shi時shi性xing強qiang，但dan不bu一yi定ding快kuai。如ru果guo中zhong斷duan任ren務wu特te別bie多duo的de話hua

，這zhe個ge沒mei退tui出chu來lai，後hou麵mian又you接jie踵zhong而er至zhi
，一yi會hui兒er係xi統tong就jiu將jiang崩beng潰kui了le。如ru果guo任ren務wu數shu量liang多duo但dan很hen頻pin繁fan的de話hua

，CPU的(de)很(hen)大(da)精(jing)力(li)都(dou)用(yong)在(zai)進(jin)出(chu)中(zhong)斷(duan)的(de)開(kai)銷(xiao)上(shang)
，係(xi)統(tong)效(xiao)率(lv)極(ji)為(wei)低(di)下(xia)。如(ru)果(guo)改(gai)用(yong)查(zha)詢(xun)方(fang)式(shi)反(fan)而(er)可(ke)極(ji)大(da)提(ti)高(gao)效(xiao)率(lv)，但(dan)查(zha)詢(xun)有(you)時(shi)不(bu)能(neng)滿(man)足(zu)實(shi)時(shi)性(xing)要(yao)求(qiu)。所(suo)以(yi)，最(zui)好(hao)的(de)辦(ban)法(fa)是(shi)在(zai)中(zhong)斷(duan)中(zhong)查(zha) 詢，即進一次中斷就把積累的所有任務都處理完再退出。

 

現象四

 

存儲器接口的時序都是廠家默認的配置，不用修改的

 

BSP對存儲 qijiekoushezhidemorenzhidoushianzuibaoshoudecanshushezhide，zaishijiyingyongzhongyingjiehezongxiangongzuopinlvhedengdaizhouqidengcanshujinxinghelitiaopei。youshibapinlvjiangdifanerketigaoxiaolv，ruRAM的存取周期是70ns，總線頻率為40M時，設3個周期的存取時間，即75ns即可；若總線頻率為50M時，必須設為4個周期，實際存取時間卻放慢到了 80ns。

 

現象五

 

一個CPU處理不過來，就用兩個分布處理，處理能力可提高一倍

 

對於搬磚頭來說
，兩個人應該比一個人的效率高一倍

；對於作畫來說
，多一個人隻能幫倒忙。使用幾個CPU需對業務有較多的了解後才能確定，盡量減少兩個CPU間協調的代價
，使1+1盡可能接近2，千萬別小於1。

 

現象六

 

這個CPU帶有DMA模塊
，用它來搬數據肯定快

 

真正的DMA是由硬件搶占總線後同時啟動兩端設備
，在一個周期內這邊讀，那邊些。但很多嵌入CPU內的DMA隻是模擬而已，啟動每一次DMA之前要做不少準備工作（設起始地址和長度等）。

 

在傳輸時往往是先讀到芯片內暫存，然後再寫出去
，即搬一次數據需兩個時鍾周期，比軟件來搬要快一些（不需要取指令， 沒有循環跳轉等額外工作）
，但如果一次隻搬幾個字節，還要做一堆準備工作，一般還涉及函數調用
，效率並不高。所以這種DMA隻對大數據塊才適用。

 

信號完整性

 

現象一

 

這些信號都經過仿真了
，絕對沒問題

 

fangzhenmoxingbukenengyushiwuyimoyiyang，lianbutongpicijiagongdeshiwudouyouchabie，jiugengbieshuomoxingle。zaishuoshijiqingkuangqianchawanbie，fangzhenyebukenengqiongjusuoyoukeneng，youqishichuanrao。qitashujuyehuiduiWE產生幹擾，但幹擾在可接受的範圍內
，可是當8位總線同時由0變1時，附近的信號就招架不住了。結論是仿真結果僅供參考
，還應留有足夠的餘 量。

 

現象二

 

100M的數據總線應該算高頻信號，至於這個時鍾信號頻率才8K，問題不大

 

shujuzongxiandezhiyibanshiyoukongzhixinhaohuoshizhongxinhaodemougebianyanlaicaiyangde，zhiyaozhenduizhegebianyanbaochizugoudejianlishijianhebaochishijianjike。cifanweizhiwaiyouganraoyebaguochongyebadoubuhuiyouduodayingxiang（當然過衝最好不要超過芯片 所能承受的最大電壓值）。但時鍾信號不管頻率多低（其實頻譜範圍是很寬的）
，它的邊沿才是關鍵的，必須保證其單調性
，並且跳變時間需在一定範圍內。

 

現象三

 

既然是數字信號

，邊沿當然是越陡越好

 

邊沿越陡，其頻譜範圍就越寬，高頻部分的能量就越大
；頻率越高的信號就越容易輻射，也就越容易幹擾別的信號，而自身在導線上的傳輸質量卻變得越差，因此能用低速芯片的盡量使用低速芯片。

 

現象四

 

為保證幹淨的電源，去偶電容是多多益善

 

總的來說去偶電容越多電源當然會更平穩
，但太多了也有不利因素：浪費成本、布線困難、上(shang)電(dian)衝(chong)擊(ji)電(dian)流(liu)太(tai)大(da)等(deng)。去(qu)偶(ou)電(dian)容(rong)的(de)設(she)計(ji)關(guan)鍵(jian)是(shi)要(yao)選(xuan)對(dui)容(rong)量(liang)並(bing)且(qie)放(fang)對(dui)地(di)方(fang)，一(yi)般(ban)的(de)芯(xin)片(pian)手(shou)冊(ce)都(dou)有(you)爭(zheng)對(dui)去(qu)偶(ou)電(dian)容(rong)的(de)設(she)計(ji)參(can)考(kao)，最(zui)好(hao)按(an)手(shou)冊(ce)去(qu)做(zuo)。

 

現象五

 

信號匹配真麻煩
，如何才能匹配好呢

 

總zong的de原yuan則ze是shi當dang信xin號hao在zai導dao線xian上shang的de傳chuan輸shu時shi間jian超chao過guo其qi跳tiao變bian時shi間jian時shi，信xin號hao的de反fan射she問wen題ti才cai顯xian得de重zhong要yao。信xin號hao產chan生sheng反fan射she的de原yuan因yin是shi線xian路lu阻zu抗kang的de不bu均jun勻yun造zao成cheng的de，匹pi配pei的de目mu的de就jiu是shi為wei了le 使驅動端
、負載端及傳輸線的阻抗變得接近。

 

但能否匹配得好
，與信號線在PCB上的拓撲結構也有很大關係，傳輸線上的一條分支、一個過孔

、一個拐角、一個接 插件、不bu同tong位wei置zhi與yu地di線xian距ju離li的de改gai變bian等deng都dou將jiang使shi阻zu抗kang產chan生sheng變bian化hua，而er且qie這zhe些xie因yin素su將jiang使shi反fan射she波bo形xing變bian得de異yi常chang複fu雜za，很hen難nan匹pi配pei。因yin此ci，高gao速su信xin號hao僅jin使shi用yong點dian到dao點dian的de方fang式shi，盡jin可ke能neng地di減jian少shao 過孔

、拐角等問題。

 

可靠性設計

 

現象一

 

這塊單板已小批量生產了
，經過長時間測試沒發現任何問題

 

硬件設計和芯片應 用必須符合相關規範，尤其是芯片手冊中提到的所有參數（耐壓

、I/O電平範圍
、電流
、時序、溫度PCB布線、電源質量等），不能光靠試驗來驗證。

 

公司有不少產品都有過慘痛的教訓，產品賣了一兩年，IC廠(chang)家(jia)換(huan)了(le)個(ge)生(sheng)產(chan)線(xian)，咱(zan)們(men)的(de)板(ban)子(zi)就(jiu)不(bu)轉(zhuan)了(le)，原(yuan)因(yin)就(jiu)是(shi)人(ren)家(jia)的(de)芯(xin)片(pian)參(can)數(shu)發(fa)生(sheng)了(le)點(dian)變(bian)化(hua)，但(dan)並(bing)沒(mei)有(you)超(chao)出(chu)手(shou)冊(ce)的(de)範(fan)圍(wei)。如(ru)果(guo)你(ni)以(yi)手(shou)冊(ce)為(wei)準(zhun)，那(na)他(ta)怎(zen)麼(me)變(bian)化(hua)都(dou)不(bu)怕(pa)
，如(ru)果(guo)參(can)數(shu)變(bian)得(de)超(chao)出(chu)手(shou)冊(ce)範(fan)圍(wei)了(le)還(hai)可(ke)找(zhao)他(ta)索(suo)賠(pei)（假如這時你的板子還能轉
，那你的可靠性就更牛了）。

 

現象二

 

這部分電路隻要要求軟件這樣設計就不會有問題

 

yingjianshanghenduodianqitexingzhijieshouruanjiankongzhi，danruanjianshijingchangfashengyiwaide
，chengxupaofeilezhihouwufayuliaohuiyoushenmecaozuo。shejizheyingquebaobulunruanjianzuoshenmeyangdecaozuoyingjiandoubuyingzaiduanshijianneifashengyongjiuxingsunhuai。

 

現象三

 

用戶操作錯誤發生問題就不能怪我了

 

要yao求qiu用yong戶hu嚴yan格ge按an手shou冊ce操cao作zuo是shi沒mei錯cuo的de，但dan用yong戶hu是shi人ren
，就jiu有you犯fan錯cuo的de時shi候hou，不bu能neng說shuo碰peng錯cuo一yi個ge鍵jian就jiu死si機ji

，插cha錯cuo一yi個ge插cha頭tou就jiu燒shao板ban子zi。所suo以yi對dui用yong戶hu可ke能neng犯fan的de各ge種zhong錯cuo誤wu必bi須xu加jia以yi保bao護hu。

 

現象四

 

這板子壞的原因是對端的板子出問題了，也不是我的責任

 

對dui於yu各ge種zhong對dui外wai的de硬ying件jian接jie口kou應ying有you足zu夠gou的de兼jian容rong性xing
，不bu能neng因yin為wei對dui方fang信xin號hao不bu正zheng常chang
，你ni就jiu歇xie著zhe了le。它ta不bu正zheng常chang隻zhi應ying影ying響xiang到dao與yu其qi有you關guan的de那na部bu分fen功gong能neng，而er其qi它ta功gong能neng應ying能neng正zheng常chang工gong作zuo，不bu應ying徹che底di罷ba工gong

，甚shen至zhi永yong久jiu損sun壞huai，而er且qie一yi旦dan接jie口kou恢hui複fu
，你ni也ye應ying立li即ji恢hui複fu正zheng常chang。