一
、複雜繁瑣的芯片設計流程

 

在 IC 生產流程中，IC 多由專業 IC 設計公司進行規劃、設計，像是聯發科、高通、Intel 等知名大廠
，都自行設計各自的 IC 芯片
，提供不同規格、效能的芯片給下遊廠商選擇。因為 IC 是由各廠自行設計

，所以 IC 設計十分仰賴工程師的技術，工程師的素質影響著一間企業的價值。然而
，工程師們在設計一顆 IC 芯片時

，究竟有那些步驟?設計流程可以簡單分成如下。

 

 

設計第一步，訂定目標

 

在 IC 設計中
，最重要的步驟就是規格製定。這個步驟就像是在設計建築前，先決定要幾間房間、浴室，有什麼建築法規需要遵守
，在確定好所有的功能之後在進行設計， 這樣才不用再花額外的時間進行後續修改。IC 設計也需要經過類似的步驟，才能確保設計出來的芯片不會有任何差錯。

 

規格製定的第一步便是確定 IC 的目的、效能為何
，對大方向做設定。接著是察看有哪些協定要符合，像無線網卡的芯片就需要符合 IEEE 802.11 等規範，不然，這芯片將無法和市麵上的產品相容
，使它無法和其他設備連線。最後則是確立這顆 IC 的實作方法，將不同功能分配成不同的單元
，並確立不同單元間連結的方法
，如此便完成規格的製定。

 

設計完規格後，接著就是設計芯片的細節了。這個步驟就像初步記下建築的規畫，將整體輪廓描繪出來
，方便後續製圖。在 IC 芯片中
，便是使用硬體描述語言(HDL)將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程式碼便可輕易地將一顆 IC 地功能表達出來。接著就是檢查程式功能的正確性並持續修改，直到它滿足期望的功能為止。

 

▲ 32 bits 加法器的 Verilog 範例

 

有了電腦，事情都變得容易

 

有了完整規畫後
，接下來便是畫出平麵的設計藍圖。在 IC 設計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設計自動化工具(EDA tool)，讓電腦將 HDL code 轉換成邏輯電路，產生如下的電路圖。之後，反覆的確定此邏輯閘設計圖是否符合規格並修改，直到功能正確為止。

 

▲ 控製單元合成後的結果

 

最後，將合成完的程式碼再放入另一套 EDA tool，進行電路布局與繞線(Place And Route)。在經過不斷的檢測後
，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至於光罩究竟要如何運用呢?

 

▲ 常用的演算芯片- FFT 芯片，完成電路布局與繞線的結果

 

層層光罩，疊起一顆芯片

 

首先，目前已經知道一顆 IC 會產生多張的光罩，這些光罩有上下層的分別
，每層有各自的任務。下圖為簡單的光罩例子，以積體電路中最基本的元件 CMOS 為範例，CMOS 全名為互補式金屬氧化物半導體(Complementary metal–oxide–semiconductor)
，也就是將 NMOS 和 PMOS 兩者做結合
，形成 CMOS。至於什麼是金屬氧化物半導體(MOS)?這種在芯片中廣泛使用的元件比較難說明
，一般讀者也較難弄清，在這裡就不多加細究。

 

下(xia)圖(tu)中(zhong)，左(zuo)邊(bian)就(jiu)是(shi)經(jing)過(guo)電(dian)路(lu)布(bu)局(ju)與(yu)繞(rao)線(xian)後(hou)形(xing)成(cheng)的(de)電(dian)路(lu)圖(tu)，在(zai)前(qian)麵(mian)已(yi)經(jing)知(zhi)道(dao)每(mei)種(zhong)顏(yan)色(se)便(bian)代(dai)表(biao)一(yi)張(zhang)光(guang)罩(zhao)。右(you)邊(bian)則(ze)是(shi)將(jiang)每(mei)張(zhang)光(guang)罩(zhao)攤(tan)開(kai)的(de)樣(yang)子(zi)。製(zhi)作(zuo)是(shi)，便(bian)由(you)底(di)層(ceng)開(kai)始(shi)，依(yi)循(xun)上(shang)一(yi)篇(pian) IC 芯片的製造中所提的方法
，逐層製作
，最後便會產生期望的芯片了。

 

 

至此
，對於 IC 設計應該有初步的了解，整體看來就很清楚 IC 設計是一門非常複雜的專業，也多虧了電腦輔助軟體的成熟
，讓 IC 設計得以加速。IC 設she計ji廠chang十shi分fen依yi賴lai工gong程cheng師shi的de智zhi慧hui，這zhe裡裡所suo述shu的de每mei個ge步bu驟zhou都dou有you其qi專zhuan門men的de知zhi識shi，皆jie可ke獨du立li成cheng多duo門men專zhuan業ye的de課ke程cheng，像xiang是shi撰zhuan寫xie硬ying體ti描miao述shu語yu言yan就jiu不bu單dan純chun的de隻zhi需xu要yao熟shu悉xi程cheng式shi語yu言yan
，還hai需xu 要了解邏輯電路是如何運作、如何將所需的演算法轉換成程式
、合成軟體是如何將程式轉換成邏輯閘等問題。

 

二
、什麼是晶圓?

 

在半導體的新聞中

，總是會提到以尺寸標示的晶圓廠，如 8 寸或是 12 寸晶圓廠
，然而，所謂的晶圓到底是什麼東西?其中 8 寸指的是什麼部分?要產出大尺寸的晶圓製造又有什麼難度呢?以下將逐步介紹半導體最重要的基礎——「晶圓」到底是什麼。

 

晶圓(wafer)，是製造各式電腦芯片的基礎。我們可以將芯片製造比擬成用樂高積木蓋房子，藉由一層又一層的堆疊

，完成自己期望的造型(也就是各式芯 片)。raner，ruguomeiyoulianghaodediji，gaichulaidefangzijiuhuiwailaiwaiqu，buhezijisuoyi

，weilezuochuwanmeidefangzi，bianxuyaoyigepingwendejiban。duixinpianzhizaolaishuo，zhegejibanjiushijie 下來將描述的晶圓。

 

(Souse：Flickr/Jonathan Stewart CC BY 2.0)

 

首shou先xian，先xian回hui想xiang一yi下xia小xiao時shi候hou在zai玩wan樂le高gao積ji木mu時shi，積ji木mu的de表biao麵mian都dou會hui有you一yi個ge一yi個ge小xiao小xiao圓yuan型xing的de凸tu出chu物wu，藉ji由you這zhe個ge構gou造zao，我wo們men可ke將jiang兩liang塊kuai積ji木mu穩wen固gu的de疊die在zai一yi起qi，且qie不bu需xu使shi用yong膠jiao水shui。芯xin片pian製zhi造zao
，也ye是shi以yi類lei似si這zhe樣yang的de方fang式shi
，將jiang後hou續xu添tian加jia的de原yuan子zi和he基ji板ban固gu定ding在zai一yi起qi。因yin此ci

，我wo們men需xu要yao尋xun找zhao表biao麵mian整zheng齊qi的de基ji板ban，以yi滿man足zu後hou續xu製zhi造zao所suo需xu的de條tiao件jian。

 

在固體材料中
，有一種特殊的晶體結構──單晶(Monocrystalline)。它具有原子一個接著一個緊密排列在一起的特性，可以形成一個平整的原 子zi表biao層ceng。因yin此ci，采cai用yong單dan晶jing做zuo成cheng晶jing圓yuan
，便bian可ke以yi滿man足zu以yi上shang的de需xu求qiu。然ran而er
，該gai如ru何he產chan生sheng這zhe樣yang的de材cai料liao呢ne，主zhu要yao有you二er個ge步bu驟zhou
，分fen別bie為wei純chun化hua以yi及ji拉la晶jing
，之zhi後hou便bian能neng完wan成cheng這zhe樣yang的de材cai料liao。

 

如何製造單晶的晶圓

 

純化分成兩個階段
，第一步是冶金級純化，此一過程主要是加入碳，以氧化還原的方式
，將氧化矽轉換成 98% 以上純度的矽。大部份的金屬提煉，像是鐵或銅等金屬，皆是采用這樣的方式獲得足夠純度的金屬。但是，98% 對於芯片製造來說依舊不夠
，仍需要進一步提升。因此，將再進一步采用西門子製程(Siemens process)作純化
，如此，將獲得半導體製程所需的高純度多晶矽。

 

▲ 矽柱製造流程(Source：Wikipedia)

 

接著，就是拉晶的步驟。首先
，將前麵所獲得的高純度多晶矽融化
，形成液態的矽。之後，以單晶的矽種(seed)和液體表麵接觸，一邊旋轉一邊緩慢的向上 拉(la)起(qi)。至(zhi)於(yu)為(wei)何(he)需(xu)要(yao)單(dan)晶(jing)的(de)矽(gui)種(zhong)

，是(shi)因(yin)為(wei)矽(gui)原(yuan)子(zi)排(pai)列(lie)就(jiu)和(he)人(ren)排(pai)隊(dui)一(yi)樣(yang)
，會(hui)需(xu)要(yao)排(pai)頭(tou)讓(rang)後(hou)來(lai)的(de)人(ren)該(gai)如(ru)何(he)正(zheng)確(que)的(de)排(pai)列(lie)，矽(gui)種(zhong)便(bian)是(shi)重(zhong)要(yao)的(de)排(pai)頭(tou)，讓(rang)後(hou)來(lai)的(de)原(yuan)子(zi)知(zhi)道(dao)該(gai)如(ru)何(he)排(pai) 隊。最後，待離開液麵的矽原子凝固後，排列整齊的單晶矽柱便完成了。

 

▲ 單晶矽柱(Souse：Wikipedia)

 

然而，8寸、12寸又代表什麼東西呢?他指的是我們產生的晶柱

，長得像鉛筆筆桿的部分，表麵經過處理並切成薄圓片後的直徑。至於製造大尺寸晶圓又有什麼 難度呢?ruqianmiansuoshuo
，jingzhudezhizuoguochengjiuxiangshizaizuomianhuatangyiyang，yibianxuanzhuanyibianchengxing。youzhizuoguomianhuatangdehua
，yinggaidouzhidaoyaozuochudaerqiezhashidemianhuatangshixiangdangkunnande，er 拉(la)晶(jing)的(de)過(guo)程(cheng)也(ye)是(shi)一(yi)樣(yang)，旋(xuan)轉(zhuan)拉(la)起(qi)的(de)速(su)度(du)以(yi)及(ji)溫(wen)度(du)的(de)控(kong)製(zhi)都(dou)會(hui)影(ying)響(xiang)到(dao)晶(jing)柱(zhu)的(de)品(pin)質(zhi)。也(ye)因(yin)此(ci)，尺(chi)寸(cun)愈(yu)大(da)時(shi)
，拉(la)晶(jing)對(dui)速(su)度(du)與(yu)溫(wen)度(du)的(de)要(yao)求(qiu)就(jiu)更(geng)高(gao)

，因(yin)此(ci)要(yao)做(zuo)出(chu)高(gao)品(pin)質(zhi) 12 寸晶圓的難度就比 8 寸晶圓還來得高。

 

zhishi
，yizhengtiaodeguizhubingwufazuochengxinpianzhizaodejiban，weilechanshengyipianyipiandeguijingyuan，jiezhexuyaoyizuanshidaojiangguijingzhuhengxiangqiechengyuanpian，yuanpianzaijingyoupaoguangbiankexingchengxinpianzhizaosuoxude 矽晶圓。經過這麼多步驟，芯片基板的製造便大功告成
，下一步便是堆疊房子的步驟
，也就是芯片製造。至於該如何製作芯片呢?

 

層層堆疊打造的芯片

 

在介紹過矽晶圓是什麼東西後，同時，也知道製造 IC 芯片就像是用樂高積木蓋房子一樣，藉由一層又一層的堆疊
，創造自己所期望的造型。然而，蓋房子有相當多的步驟，IC 製造也是一樣，製造 IC 究竟有哪些步驟?本文將將就 IC 芯片製造的流程做介紹。

 

在開始前

，我們要先認識 IC 芯片是什麼。IC，全名積體電路(Integrated Circuit)
，由它的命名可知它是將設計好的電路，以堆疊的方式組合起來。藉由這個方法
，我們可以減少連接電路時所需耗費的麵積。下圖為 IC 電路的 3D 圖，從圖中可以看出它的結構就像房子的樑和柱，一層一層堆疊，這也就是為何會將 IC 製造比擬成蓋房子。

 

▲ IC 芯片的 3D 剖麵圖。(Source：Wikipedia)

 

從上圖中 IC 芯片的 3D 剖pou麵mian圖tu來lai看kan，底di部bu深shen藍lan色se的de部bu分fen就jiu是shi上shang一yi篇pian介jie紹shao的de晶jing圓yuan，從cong這zhe張zhang圖tu可ke以yi更geng明ming確que的de知zhi道dao，晶jing圓yuan基ji板ban在zai芯xin片pian中zhong扮ban演yan的de角jiao色se是shi何he等deng重zhong要yao。至zhi於yu紅hong色se以yi及ji土tu黃huang色se的de部bu分fen

，則ze是shi於yu IC 製作時要完成的地方。

 

首(shou)先(xian)，在(zai)這(zhe)裡(裡)可(ke)以(yi)將(jiang)紅(hong)色(se)的(de)部(bu)分(fen)比(bi)擬(ni)成(cheng)高(gao)樓(lou)中(zhong)的(de)一(yi)樓(lou)大(da)廳(ting)。一(yi)樓(lou)大(da)廳(ting)
，是(shi)一(yi)棟(dong)房(fang)子(zi)的(de)門(men)戶(hu)
，出(chu)入(ru)都(dou)由(you)這(zhe)裡(裡)，在(zai)掌(zhang)握(wo)交(jiao)通(tong)下(xia)通(tong)常(chang)會(hui)有(you)較(jiao)多(duo)的(de)機(ji)能(neng)性(xing)。因(yin)此(ci)



，和(he)其(qi)他(ta)樓(lou) 層相比，在興建時會比較複雜，需要較多的步驟。在 IC 電路中，這個大廳就是邏輯閘層，它是整顆 IC 中最重要的部分，藉由將多種邏輯閘組合在一起
，完成功能齊全的 IC 芯片。

 

huangsedebufen
，zexiangshiyibandelouceng。heyilouxiangbi
，buhuiyoutaifuzadegouzao，erqiemeicenglouzaixingjianshiyebuhuiyoutaiduobianhua。zheyicengdemude，shijianghongsebufendeluojizhaxianglianzaiyi 起qi。之zhi所suo以yi需xu要yao這zhe麼me多duo層ceng，是shi因yin為wei有you太tai多duo線xian路lu要yao連lian結jie在zai一yi起qi，在zai單dan層ceng無wu法fa容rong納na所suo有you的de線xian路lu下xia，就jiu要yao多duo疊die幾ji層ceng來lai達da成cheng這zhe個ge目mu標biao了le。在zai這zhe之zhi中zhong
，不bu同tong層ceng的de線xian路lu會hui上shang下xia相xiang連lian 以滿足接線的需求。

 

分層施工
，逐層架構

 

知道 IC 的(de)構(gou)造(zao)後(hou)
，接(jie)下(xia)來(lai)要(yao)介(jie)紹(shao)該(gai)如(ru)何(he)製(zhi)作(zuo)。試(shi)想(xiang)一(yi)下(xia)

，如(ru)果(guo)要(yao)以(yi)油(you)漆(qi)噴(pen)罐(guan)做(zuo)精(jing)細(xi)作(zuo)圖(tu)時(shi)
，我(wo)們(men)需(xu)先(xian)割(ge)出(chu)圖(tu)形(xing)的(de)遮(zhe)蓋(gai)板(ban)，蓋(gai)在(zai)紙(zhi)上(shang)。接(jie)著(zhe)再(zai)將(jiang)油(you)漆(qi)均(jun)勻(yun)地(di)噴(pen)在(zai)紙(zhi)上(shang)，待(dai)油(you) 漆乾後，再將遮板拿開。不斷的重複這個步驟後，便可完成整齊且複雜的圖形。製造 IC 就是以類似的方式

，藉由遮蓋的方式一層一層的堆疊起來。

 

 

製作 IC 時，可以簡單分成以上 4 zhongbuzhou。suiranshijizhizaoshi，zhizaodebuzhouhuiyouchayi，shiyongdecailiaoyeyousuobutong
，danshidatishangjiecaiyongleisideyuanli。zhegeliuchengheyouqizuohuayouxiexubutong
，IC 製造是先塗料再加做遮蓋
，油漆作畫則是先遮蓋再作畫。以下將介紹各流程。

 

金屬濺鍍：將欲使用的金屬材料均勻灑在晶圓片上，形成一薄膜。

 

塗布光阻：先將光阻材料放在晶圓片上
，透過光罩(光罩原理留待下次說明)，將光束打在不要的部分上
，破壞光阻材料結構。接著
，再以化學藥劑將被破壞的材料洗去。

 

蝕刻技術：將沒有受光阻保護的矽晶圓，以離子束蝕刻。

 

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

 

最後便會在一整片晶圓上完成很多 IC 芯片
，接下來隻要將完成的方形 IC 芯片剪下，便可送到封裝廠做封裝，至於封裝廠是什麼東西?就要待之後再做說明囉。

 

▲ 各種尺寸晶圓的比較。(Source：Wikipedia)

 

三、納米製程是什麼?

 

三星以及台積電在先進半導體製程打得相當火熱
，彼此都想要在晶圓代工中搶得先機以爭取訂單
，幾乎成了 14 納米與 16 納米之爭，然而 14 納米與 16 納米這兩個數字的究竟意義為何，指的又是哪個部位?而在縮小製程後又將來帶來什麼好處與難題?以下我們將就納米製程做簡單的說明。

 

納米到底有多細微?

 

在開始之前
，要先了解納米究竟是什麼意思。在數學上，納米是 0.000000001 公(gong)尺(chi)，但(dan)這(zhe)是(shi)個(ge)相(xiang)當(dang)差(cha)的(de)例(li)子(zi)，畢(bi)竟(jing)我(wo)們(men)隻(zhi)看(kan)得(de)到(dao)小(xiao)數(shu)點(dian)後(hou)有(you)很(hen)多(duo)個(ge)零(ling)，卻(que)沒(mei)有(you)實(shi)際(ji)的(de)感(gan)覺(jiao)。如(ru)果(guo)以(yi)指(zhi)甲(jia)厚(hou)度(du)做(zuo)比(bi)較(jiao)的(de)話(hua)，或(huo)許(xu)會(hui)比(bi)較(jiao)明(ming)顯(xian)。

 

用尺規實際測量的話可以得知指甲的厚度約為 0.0001 公尺(0.1 毫米)，也就是說試著把一片指甲的側麵切成 10 萬條線，每條線就約等同於 1 納米，由此可略為想像得到 1 納米是何等的微小了。

 

知(zhi)道(dao)納(na)米(mi)有(you)多(duo)小(xiao)之(zhi)後(hou)
，還(hai)要(yao)理(li)解(jie)縮(suo)小(xiao)製(zhi)程(cheng)的(de)用(yong)意(yi)，縮(suo)小(xiao)電(dian)晶(jing)體(ti)的(de)最(zui)主(zhu)要(yao)目(mu)的(de)，就(jiu)是(shi)可(ke)以(yi)在(zai)更(geng)小(xiao)的(de)芯(xin)片(pian)中(zhong)塞(sai)入(ru)更(geng)多(duo)的(de)電(dian)晶(jing)體(ti)，讓(rang)芯(xin)片(pian)不(bu)會(hui)因(yin)技(ji)術(shu)提(ti)升(sheng)而(er)變(bian)得(de)更(geng)大(da);其 次，可以增加處理器的運算效率;再者
，減少體積也可以降低耗電量;最後
，芯片體積縮小後，更容易塞入行動裝置中
，滿足未來輕薄化的需求。

 

再回來探究納米製程是什麼，以 14 納米為例，其製程是指在芯片中
，線最小可以做到 14 納(na)米(mi)的(de)尺(chi)寸(cun)，下(xia)圖(tu)為(wei)傳(chuan)統(tong)電(dian)晶(jing)體(ti)的(de)長(chang)相(xiang)，以(yi)此(ci)作(zuo)為(wei)例(li)子(zi)。縮(suo)小(xiao)電(dian)晶(jing)體(ti)的(de)最(zui)主(zhu)要(yao)目(mu)的(de)就(jiu)是(shi)為(wei)了(le)要(yao)減(jian)少(shao)耗(hao)電(dian)量(liang)，然(ran)而(er)要(yao)縮(suo)小(xiao)哪(na)個(ge)部(bu)分(fen)才(cai)能(neng)達(da)到(dao)這(zhe)個(ge)目(mu)的(de)?左下圖中的 L 就是我們期望縮小的部分。藉由縮小閘極長度
，電流可以用更短的路徑從 Drain 端到 Source 端(有興趣的話可以利用 Google 以 MOSFET 搜尋
，會有更詳細的解釋)。

 

 

此外，電腦是以 0 和 1 作運算
，要如何以電晶體滿足這個目的呢?做法就是判斷電晶體是否有電流流通。當在 Gate 端(綠色的方塊)做電壓供給，電流就會從 Drain 端到 Source 端

，如果沒有供給電壓，電流就不會流動，這樣就可以表示 1 和 0。(至於為什麼要用 0 和 1 作判斷，有興趣的話可以去查布林代數，我們是使用這個方法作成電腦的)

 

尺寸縮小有其物理限製

 

不過，製程並不能無限製的縮小
，當我們將電晶體縮小到 20 納米左右時
，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是導入 FinFET(Tri-Gate)這個概念
，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由導入這個技術，能減少因物理現象所導致的漏電現象。

 

 

更重要的是
，藉由這個方法可以增加 Gate 端和下層的接觸麵積。在傳統的做法中(左上圖)，接觸麵隻有一個平麵，但是采用 FinFET(Tri-Gate)這個技術後，接觸麵將變成立體，可以輕易的增加接觸麵積
，這樣就可以在保持一樣的接觸麵積下讓 Source-Drain 端變得更小，對縮小尺寸有相當大的幫助。

 

最後
，則是為什麼會有人說各大廠進入 10 納米製程將麵臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 納米，在 10 納米的情況下，一條線隻有不到 100 keyuanzi，zaizhizuoshangxiangdangkunnan，erqiezhiyaoyouyigeyuanzidequexian
，xiangshizaizhizuoguochengzhongyouyuanzidiaochuhuoshiyouzazhi，jiuhuichanshengbuzhimingdexianxiang，yingxiangchanpindelianglv。

 

如果無法想像這個難度，可以做個小實驗。在桌上用 100 個小珠子排成一個 10×10 的正方形，並且剪裁一張紙蓋在珠子上，接著用小刷子把旁邊的的珠子刷掉，最後使他形成一個 10×5 的長方形。這樣就可以知道各大廠所麵臨到的困境，以及達成這個目標究竟是多麼艱巨。

 

隨著三星以及台積電在近期將完成 14 納米、16 納米 FinFET 的量產，兩者都想爭奪 Apple 下一代的 iPhone 芯片代工

，我們將看到相當精彩的商業競爭，同時也將獲得更加省電、輕薄的手機

，要感謝摩爾定律所帶來的好處呢。

 

四、告訴你什麼是封裝

 

封裝，IC 芯片的最終防護與統整

 

經過漫長的流程，從設計到製造，終於獲得一顆 IC xinpianle。raneryikexinpianxiangdangxiaoqiebo，ruguobuzaiwaishijiabaohu，huibeiqingyideguashangsunhuai。ciwai，yinweixinpiandechicunweixiao，ruguobuyongyigejiaodachicundewaike

，jiangbuyiyirengonganzhizaidianlubanshang。yinci，benwenjiexialaiyaozhenduifengzhuangjiayimiaoshujieshao。

 

目前常見的封裝有兩種，一種是電動玩具內常見的
，黑色長得像蜈蚣的 DIP 封裝，另一為購買盒裝 CPU 時常見的 BGA 封裝。至於其他的封裝法，還有早期 CPU 使用的 PGA(Pin Grid Array;Pin Grid Array)或是 DIP 的改良版 QFP(塑料方形扁平封裝)等。因為有太多種封裝法
，以下將對 DIP 以及 BGA 封裝做介紹。

 

傳統封裝，曆久不衰

 

首先要介紹的是雙排直立式封裝(Dual Inline Package;DIP)
，從下圖可以看到采用此封裝的 IC 芯片在雙排接腳下，看起來會像條黑色蜈蚣，讓人印象深刻，此封裝法為最早采用的 IC 封(feng)裝(zhuang)技(ji)術(shu)，具(ju)有(you)成(cheng)本(ben)低(di)廉(lian)的(de)優(you)勢(shi)，適(shi)合(he)小(xiao)型(xing)且(qie)不(bu)需(xu)接(jie)太(tai)多(duo)線(xian)的(de)芯(xin)片(pian)。但(dan)是(shi)，因(yin)為(wei)大(da)多(duo)采(cai)用(yong)的(de)是(shi)塑(su)料(liao)，散(san)熱(re)效(xiao)果(guo)較(jiao)差(cha)，無(wu)法(fa)滿(man)足(zu)現(xian)行(xing)高(gao)速(su)芯(xin)片(pian)的(de)要(yao)求(qiu)。因(yin)此(ci)，使(shi)用(yong)此(ci) 封裝的，大多是曆久不衰的芯片，如下圖中的 OP741，或是對運作速度沒那麼要求且芯片較小、接孔較少的 IC 芯片。

 

▲ 左圖的 IC 芯片為 OP741，是常見的電壓放大器。右圖為它的剖麵圖
，這個封裝是以金線將芯片接到金屬接腳(Leadframe)。(Source ：左圖 Wikipedia
、右圖 Wikipedia)

 

至於球格陣列(Ball Grid Array，BGA)封裝
，和 DIP 相比封裝體積較小，可輕易的放入體積較小的裝置中。此外，因為接腳位在芯片下方，和 DIP 相(xiang)比(bi)，可(ke)容(rong)納(na)更(geng)多(duo)的(de)金(jin)屬(shu)接(jie)腳(jiao)相(xiang)當(dang)適(shi)合(he)需(xu)要(yao)較(jiao)多(duo)接(jie)點(dian)的(de)芯(xin)片(pian)。然(ran)而(er)
，采(cai)用(yong)這(zhe)種(zhong)封(feng)裝(zhuang)法(fa)成(cheng)本(ben)較(jiao)高(gao)且(qie)連(lian)接(jie)的(de)方(fang)法(fa)較(jiao)複(fu)雜(za)
，因(yin)此(ci)大(da)多(duo)用(yong)在(zai)高(gao)單(dan)價(jia)的(de)產(chan)品(pin)上(shang)。

 

▲ 左圖為采用 BGA 封裝的芯片。右圖為使用覆晶封裝的 BGA 示意圖。(Source：左圖 Wikipedia)

 

行動裝置興起，新技術躍上舞台

 

然而，使用以上這些封裝法
，會耗費掉相當大的體積。像現在的行動裝置、穿戴裝置等，需要相當多種元件
，如果各個元件都獨立封裝，組合起來將耗費非常大的 空間，因此目前有兩種方法，可滿足縮小體積的要求，分別為 SoC(System On Chip)以及 SiP(System In Packet)。

 

在智慧型手機剛興 起時，在各大財經雜誌上皆可發現 SoC 這個名詞，然而 SoC 究竟是什麼東西?簡單來說，就是將原本不同功能的 IC

，整合在一顆芯片中。藉由這個方法，不單可以縮小體積，還可以縮小不同 IC 間的距離，提升芯片的計算速度。至於製作方法，便是在 IC 設計階段時，將各個不同的 IC 放在一起

，再透過先前介紹的設計流程
，製作成一張光罩。

 

然而，SoC 並非隻有優點，要設計一顆 SoC 需要相當多的技術配合。IC 芯片各自封裝時，各有封裝外部保護
，且 IC 與 IC 間的距離較遠，比較不會發生交互幹擾的情形。但是
，當將所有 IC 都包裝在一起時，就是噩夢的開始。IC 設計廠要從原先的單純設計 IC，變成了解並整合各個功能的 IC，增加工程師的工作量。此外，也會遇到很多的狀況，像是通訊芯片的高頻訊號可能會影響其他功能的 IC 等情形。

 

此外
，SoC 還需要獲得其他廠商的 IP(intellectual property)授權，才能將別人設計好的元件放到 SoC 中。因為製作 SoC 需要獲得整顆 IC 的設計細節，才能做成完整的光罩


，這同時也增加了 SoC 的設計成本。或許會有人質疑何不自己設計一顆就好了呢?因為設計各種 IC 需要大量和該 IC 相關的知識
，隻有像 Apple 這樣多金的企業，才有預算能從各知名企業挖角頂尖工程師，以設計一顆全新的 IC，透過合作授權還是比自行研發劃算多了。

 

折衷方案，SiP 現身

 

作為替代方案，SiP 躍上整合芯片的舞台。和 SoC 不同，它是購買各家的 IC，在最後一次封裝這些 IC，如此便少了 IP 授權這一步
，大幅減少設計成本。此外
，因為它們是各自獨立的 IC，彼此的幹擾程度大幅下降。

 

▲ Apple Watch 采用 SiP 技術將整個電腦架構封裝成一顆芯片
，不單滿足期望的效能還縮小體積，讓手錶有更多的空間放電池。(Source：Apple 官網)

 

采用 SiP 技術的產品，最著名的非 Apple Watch 莫屬。因為 Watch 的內部空間太小
，它無法采用傳統的技術，SoC 的設計成本又太高，SiP 成了首要之選。藉由 SiP 技術
，不單可縮小體積，還可拉近各個 IC 間的距離，成為可行的折衷方案。下圖便是 Apple Watch 芯片的結構圖，可以看到相當多的 IC 包含在其中。

 

▲ Apple Watch 中采用 SiP 封裝的 S1 芯片內部配置圖。(Source：chipworks)

 

完成封裝後
，便要進入測試的階段
，在這個階段便要確認封裝完的 IC 是否有正常的運作，正確無誤之後便可出貨給組裝廠，做成我們所見的電子產品。至此，半導體產業便完成了整個生產的任務。

 

來源：手機技術資訊