為wei了le滿man足zu智zhi能neng手shou機ji功gong能neng日ri益yi提ti高gao的de數shu據ju需xu求qiu，現xian代dai數shu字zi移yi動dong通tong信xin係xi統tong的de基ji礎chu設she施shi必bi須xu持chi續xu發fa展zhan以yi支zhi持chi更geng寬kuan的de帶dai寬kuan和he更geng快kuai的de數shu據ju轉zhuan換huan。為wei實shi現xian高gao速su的de數shu據ju速su率lv，數shu字zi轉zhuan換huan器qi中zhong的de數shu字zi中zhong頻pin處chu理li

、包括DDC（數字下變頻器）和DUC（數字上變頻器）是其中主要的功能模塊。

這些數字功能可在DSP和FPGA中實現，某些大公司也會構建自己的數字中頻處理ASIC。ADI公司正在將越來越多的此類數字中頻處理模塊集成到高速轉換器IC中，從而大幅減輕設計工作
，節省係統成本和功耗。本文探討ADI公司IF和RF轉換器中的集成DDC和DUC通道，並說明它們在實際應用中如何工作。

高速轉換器是現代無線基站係統的關健功能之一。越來越多的此類轉換器集成了複雜的數字信號處理模塊

，以便簡化係統設計中的FPGA工作。轉換器中的數字信號處理模塊對係統設計非常有益
，但這些益處尚未得到很多工程師的全麵了解。希望本文能給數據轉換器中的DDC和DUC功能做一個清楚的說明
，使係統設計人員能充分利用ADI轉換器給收發器架構帶來的好處。注意：本文將聚焦於ADC和DAC中的數字處理模塊；因此，某些描述中將發射機和接收機模塊加以合並。請忽略可能引起混淆的信號流向。

在現代數字移動通信係統中，發射和接收路徑（包括下麵描述中的反饋接收路徑）可根據信號特性分為三個主要電路級：射頻級、模擬中頻級和數字中頻級。圖1是典型發射機和接收機的框圖。射頻級處理射頻信號
，在當前LTE標準中，其信號頻率範圍一般是700 MHz到3.8 GHz。

經過混頻器、調製器或解調器—這些都是混頻單元—處理後，射頻信號移動到DC至300 MHz以下的較低頻率。從數據轉換器到混頻器的處理模塊包括轉換器（ADC或DAC）、模擬濾波器和中頻放大器。我們可以把該級稱為模擬中頻級。

轉換器之後（事實上是在轉換器的量化器部分之後），信號變為數字信號
；它與隨後的FPGA或ASIC一起，我們稱之為數字中頻級。對於此級中的各數字信號處理模塊，在Tx路徑中通常稱之為DUC（數字上變頻器），在Rx路徑中通常稱之為DDC（數字下變頻器）。

直接射頻架構是例外，其中數據轉換器直接對射頻信號采樣
，因而沒有模擬中頻級，信號鏈僅由射頻級和數字中頻級構成。
典型DDC模塊包括載波選擇
、下變頻器、濾波器和抽取器。這些功能模塊按順序工作
，或者可分別予以旁路，最終根據後續FPGA或ASIC（其采樣速率較低）的要求，產生一個位於DC的複信號或一個實信號。

典型DUC模塊包括插值
、濾波器、上變頻器和載波合並器。根據係統架構設計，DUC產生一個位於DC的複信號或中頻信號，或者直接產生射頻信號。DUC的處理幾乎與DDC的處理相反。

常常將多個DDC和DUC級級聯以提供靈活性。獨立的DDC和DUC需要並行處理多個載波
，合並之後輸出發射信號或在接收信號中將其分離。

DDC

Rx鏈路需要較高采樣速率以避免信號混疊，簡化模擬濾波器設計，提供更寬的信號頻帶。但另一方麵，為了節省功耗、成本以及FPGA/ASIC中的高速邏輯，最好降低接口上的數據速率。轉換器的集成DDC將解決上述要求。圖2是典型DDC的框圖。
NCO和混頻器

為了從幹擾（阻塞信號和其他載波）中選擇所需的載波
，NCO的輸出頻率與輸入中頻信號混頻以將所需載波頻移到DC。這樣可以降低後續濾波和抽取級的複雜度。
濾波和抽取

在NCO和混頻級之後，使用一個低通濾波器來選取所需的濾波並抑製其他不需要的信號。濾波器之後
，使用一個2倍抽取器來降低數據速率。為了節省資源並向客戶提供靈活性，半帶FIR濾波器加2倍抽取器被合並在一個模塊中
；重複使用該模塊以級聯三到四級。係統設計者可根據應用需要選擇使用其中的一部分或全部。轉換器也可能提供2倍之外的其它抽取率以提供更大的靈活性
，尤其是在RF ADC中。
DUC

Tx鏈具有與Rx鏈相同的要求：需xu要yao高gao采cai樣yang速su率lv以yi簡jian化hua濾lv波bo器qi設she計ji
，使shi信xin號hao頻pin率lv位wei於yu高gao中zhong頻pin或huo直zhi接jie變bian為wei射she頻pin，以yi及ji遠yuan遠yuan地di推tui開kai鏡jing像xiang，但dan接jie口kou希xi望wang使shi用yong較jiao低di的de數shu據ju速su率lv。轉zhuan換huan器qi的de集ji成chengDUC將解決這些要求。圖3是典型DUC的框圖。

插值和濾波

最簡單的數字插值算法稱為“零填充”，即在每兩個樣本之間插入0。采樣速率加倍，但在得到的頻譜中也會產生頻率為Fs –Fif的鏡像。因此，在插值器之後需要使用一個濾波器級，以便消除鏡像或原始載波（依據應用而定）。如果消除的是原始載波，結果將是插值和Fs/2的粗調。

像在DDC中一樣，2倍插值和濾波器被合並為一個模塊。然後重複此功能模塊並級聯三到四級，以提高靈活性。也可使用2倍之外的其他插值係數以提供更大的靈活性
，尤其是在RF DAC中。
NCO和混頻器

DUC中的NCO和混頻器級與DDC中zhong的de相xiang同tong模mo塊kuai非fei常chang相xiang似si
，但dan功gong能neng相xiang反fan
，即ji根gen據ju係xi統tong架jia構gou的de要yao求qiu，將jiang載zai波bo頻pin移yi到dao所suo需xu的de中zhong頻pin或huo射she頻pin頻pin率lv。在zai零ling中zhong頻pin架jia構gou中zhong，可ke旁pang路lu此ci模mo塊kuai以yi使shi載zai波bo保bao持chi在zaiDC。

增益
、相位
、I/Q偏移和反Sinc

增益
、相位調整
、I/Q偏移和反sinc模塊是許多IF/RF DAC的附件。

增益
、相位調整和I/Q偏移常常一起使用以獨立調諧輸出信號I/Q通道
，補償不同類型的I/Q失配（DAC、模擬濾波器和調製器引起），最終從模擬調製器後輸出一個低本振泄漏和低鏡像的理想複信號。
反sinc濾波器補償DAC引起的sinc滾降，這種滾降會影響平坦度和信號幅度
，尤其是在采用高中頻或直接射頻架構的寬帶應用中。