導言：如今，電子裝置有三大發展趨勢：采用較小的幾何尺寸
，減少片上防護和適應不斷變化的應用環境，這也導致靜電（ESD）防護有了顯著地變化。在確保可靠的ESD防護條件下

，保證高信號完整性的複雜度增加，這就迫使設計者在ESD防護和所期望的信號完整性之間進行平衡。

現今
，專業集成電路（ASICs）的製造工藝使幾何尺寸已經減少到90nm或更小，因此引發ESD相關故障的電壓或電流值也已減小。簡單地說，那些更小的裝置將會受到更小的電平電壓或電流的損害。而減少片上ESD防護是增加ESD損害的一個因素


，這種困境已被ESD目標規範產業委員會廣泛地宣傳。

確定哪種ESD防護裝置能提供最好的防護不是一件容易的事情。今天已有各種ESD防護裝置
，通常人們把它們分為三個大類：

聚合物裝置似乎對高頻應用具有吸引力的，因為它們的亞微微法拉電容是0.05-1.0pF，但是這個低電容帶來一些不怎麼引人注目的副作用。直到達到比箝位電壓高得多的觸發電壓之下一代電子設備的ESD防護和信號完整性前，一個聚合物裝置不會擊穿。聚合體的高觸發電壓和箝位電壓使得聚合物裝置對於ESD防(fang)護(hu)是(shi)不(bu)可(ke)靠(kao)的(de)。除(chu)此(ci)之(zhi)外(wai)
，在(zai)電(dian)荷(he)放(fang)電(dian)後(hou)，聚(ju)合(he)體(ti)應(ying)該(gai)回(hui)到(dao)它(ta)的(de)高(gao)阻(zu)抗(kang)狀(zhuang)態(tai)，但(dan)是(shi)這(zhe)個(ge)恢(hui)複(fu)過(guo)程(cheng)需(xu)要(yao)幾(ji)個(ge)小(xiao)時(shi)到(dao)一(yi)天(tian)，這(zhe)個(ge)時(shi)間(jian)過(guo)程(cheng)使(shi)得(de)聚(ju)合(he)物(wu)裝(zhuang)置(zhi)對(dui)電(dian)纜(lan)一(yi)接(jie)入(ru)就(jiu)要(yao)其(qi)發(fa)揮(hui)作(zuo)用(yong)的(de)應(ying)用(yong)場(chang)合(he)缺(que)乏(fa)吸(xi)引(yin)力(li)。最(zui)後(hou)
，聚(ju)合(he)體(ti)在(zai)應(ying)用(yong)中(zhong)無(wu)法(fa)接(jie)受(shou)的(de)另(ling)一(yi)個(ge)特(te)性(xing)是(shi)：其性能在使用過程中會降低。

可變器和抑製器相對廉價，但是抑製器應用主要受到高觸發電壓、高gao箝qian位wei電dian壓ya和he高gao阻zu抗kang特te性xing的de限xian製zhi
，這zhe些xie特te性xing導dao致zhi傳chuan到dao保bao護hu裝zhuang置zhi的de能neng量liang大da部bu分fen都dou分fen流liu到dao地di上shang去qu了le。抑yi製zhi器qi的de另ling外wai一yi個ge缺que陷xian是shi其qi性xing能neng在zai使shi用yong過guo程cheng中zhong會hui降jiang低di。經jing過guo單dan次ciESD衝擊後就能觀察到其電信能發生了變化，包括電容變化。大多數抑製器在10到20次ESD衝擊後失效。

半(ban)導(dao)體(ti)二(er)極(ji)管(guan)器(qi)件(jian)具(ju)有(you)低(di)箝(qian)位(wei)電(dian)壓(ya)，低(di)阻(zu)抗(kang)，快(kuai)速(su)響(xiang)應(ying)時(shi)間(jian)和(he)較(jiao)高(gao)的(de)可(ke)靠(kao)性(xing)的(de)特(te)點(dian)。二(er)極(ji)管(guan)傳(chuan)統(tong)上(shang)相(xiang)對(dui)其(qi)他(ta)解(jie)決(jue)方(fang)案(an)還(hai)具(ju)有(you)較(jiao)高(gao)電(dian)容(rong)的(de)特(te)點(dian)，但(dan)是(shi)新(xin)的(de)低(di)於(yu)微(wei)微(wei)法(fa)拉(la)設(she)計(ji)，使(shi)它(ta)們(men)成(cheng)為(wei)穩(wen)定(ding)的(de)ESD防護和信號完整性的最具吸引力的組合。


通常，設備賣主在比較ESD保護裝置的ESD標定情況時
，提供了數據表格。事實上，這些標定值不能真實地反映裝置能多好地保護設備。舉例來說，當數據表格給裝置X的標定值是8 kV，給裝置Y的標定值是15 kV的時候，由此能不能判斷裝置Y比較好呢?保護器的ESD標定值隻表明保護器本身能承受的負荷並非是設備能承受的。在許多情況，8-kV的裝置可能提供的保護比一個15-kV要好。除了保護裝置的ESD標定值，電壓值(箝位電壓)之外
，衝擊ASIC的湧流(剩餘電流)值也是需要重點考慮的。

比較的出發點：箝位電壓

當代的工業實踐要求發布箝位電壓，它是基於一個具有8μs上升時間和20μs持續時間的脈衝。大多數資料表明箝位電壓使用1-A脈衝
，有時也采用更高電流的脈衝。有一點特別值得注意，這個脈衝不等價於具有1ns上升時間和60ns持續時間的ESD脈衝。另外在IEC 61000-4-2規定的等級4，其峰值電流為30A的脈衝衝擊下測量的箝位電壓，與電流為1-A的脈衝衝擊下測得的箝位電壓值有顯著差別。因為箝位電壓時通常是從資料表看到的可用的數據信息
，所以當比較不同的ESD保護裝置時，它提供了一個好的參考值。

一般，半導體二極管有最低的箝位電壓峰值，而其抑製器和聚合體有相對較高的箝位電壓峰值。采用上麵描述的1-A脈衝標準
，大多數的半導體ESD防護二極管額定箝位電壓介於8到15伏特之間。當按IEC 61000-4-2的8千伏標準時，這些二極管顯現的典型箝位電壓峰值是50到100fu

，zheyixianxianghaiyilaiyuerjiguandeqitatexing，rudongtaizukang。xiangbizhixia，yizhiqideqianweidianyanenggaochuruoganbei。dianxingdedidianrongyizhiqijuyoudeqianweidianyazhibianhuafanweicong150到500伏特。同時，由於“觸發”電壓要求高達500伏(fu)特(te)，聚(ju)合(he)體(ti)的(de)使(shi)用(yong)受(shou)到(dao)它(ta)們(men)的(de)高(gao)箝(qian)位(wei)電(dian)壓(ya)特(te)性(xing)的(de)限(xian)製(zhi)。高(gao)觸(chu)發(fa)要(yao)求(qiu)減(jian)慢(man)了(le)聚(ju)合(he)體(ti)的(de)響(xiang)應(ying)時(shi)間(jian)
，這(zhe)增(zeng)加(jia)了(le)對(dui)被(bei)保(bao)護(hu)裝(zhuang)置(zhi)產(chan)生(sheng)危(wei)害(hai)的(de)可(ke)能(neng)性(xing)。總(zong)體(ti)而(er)言(yan)，因(yin)為(wei)它(ta)們(men)的(de)較(jiao)低(di)箝(qian)位(wei)電(dian)壓(ya)和(he)較(jiao)快(kuai)速(su)的(de)啟(qi)動(dong)時(shi)間(jian)，半(ban)導(dao)體(ti)二(er)極(ji)管(guan)比(bi)聚(ju)合(he)體(ti)或(huo)抑(yi)製(zhi)器(qi)能(neng)提(ti)供(gong)更(geng)好(hao)的(de)ESD防護。

下一頁：有效的ESD防護電路圖
[page]
剩餘電流和動態阻抗

流經ASIC的電流量依賴於整個保護電路的動態阻抗與ASIC和其餘電路的動態阻抗的比。隨著保護電路阻抗的增加，其流經被保護電路的電流量也相應增加
，也相應地增加了對ASIC產生ESD損害的可能性。相反地，隨著ASIC的動態阻抗增大
，流經ASIC的剩餘電流將會增加。因為剩餘電流是與係統相關聯的，這一值不專門在ESD防護資料表中列出。遺憾地是，很少有ESD保護廠商會標明他們生產產品的動態阻抗，但是有近似估算剩餘電流和動態阻抗值的技術方法。

大多數的二極管廠商提供電流與電壓的關係曲線圖。雖然這些曲線圖通常使用8/20 μs脈衝而非IEC 61000-4-2 準規定的脈衝，但是他們可用作電路阻抗的一般指標。對於8/20μs脈衝，電流和電壓關係曲線完全是線性的，而且直線的斜率就是動態電阻值(Rdyn)。典型的ESD二極管動態電阻值(Rdyn)的變化範圍從低於一個歐姆到三個歐姆。聚合體也有非常低的電阻。
   
另一方麵，用於高速輸入／輸出端口的低電容抑製器具有很高的動態電阻，其變化範圍是20歐姆或者更高值
，這導致了被保護的ASIC電流值相對較高。事實上抑製器和變阻器從“被保護”的ASIC分流了很少的電流。因此上大部份的電流實際上傳到了ASIC。顯然，這一個特性使得他們很少被選用作ESD防護。

確保ESD防護的可靠性在傳統的ESD防護技術中，雖然半導體二極管提供了最好的ESD保護，但它們不能夠保護當前采用的亞微米幾何尺寸製造的最新ASICs。通過采用傳統手段進一步的減少這些裝置的箝位電壓和動態電阻則意味著增加電容量－這在高速應用中是個無法接受的取舍。一種新的ESD防護基本方法是利用新型雙箝位結構，這種結構與電感、電阻一起集成了兩級低電容二極管連同電感和一個電阻器
，通過這種方式能在保持信號完整性的同時，顯著地減少剩餘電流、箝位電壓並提供有效地ESD保護，如下圖：

當ESD衝chong擊ji發fa生sheng時shi，電dian路lu結jie構gou中zhong的de第di一yi級ji開kai始shi抑yi製zhi
，分fen流liu大da部bu份fen的de電dian流liu並bing減jian小xiao電dian壓ya。剩sheng餘yu電dian流liu經jing過guo一yi個ge電dian阻zu後hou，衝chong擊ji第di二er級ji電dian路lu
，這zhe將jiang進jin一yi步bu減jian小xiao電dian壓ya，最zui終zhong使shi流liu到daoASIC的電流最小。

這種電路結構能為高速USB，高清多媒體和個人計算機設計提供ESD保護。通過片上匹配、減小偏差和EMI並改進由於集總電感引起的TDR(時域反射計效應)，信號完整性得到改進。