片內係統基準電壓源改善了精度

 

在惡劣環境下運行的電子係統可能必須在忍受極端溫度的同時保持出色的精度和穩定性。此類係統往往需要多個分辨率高達 16 位的數模擬轉換器。DAC shuchudianyadejingduzuizhongqujueyuqijizhundianyadejingdu。weilezaigezhongwenduxiashixianzhezhongshuipingdexingneng，tongchanghuishiyongdandudejingmijizhundianyayuan。raner，xianzaituichulebaohandipiaoyijizhundianyayuandequanxinjingmisitongdao DAC 係列，它的性能足夠好
，可以作為係統基準電壓源。

 

基準電壓源應在各種不同的負載、電源變化和溫度條件下保持恒定的電壓。不幸的是，高性能的獨立基準電壓源往往體積較大
、成本昂貴且功耗高 — 而片內基準電壓源往往性能不佳。

 

直到現在，當係統設計師麵臨是將精密的 DAC 與外部基準電壓源配對，還是承受低性能片內基準電壓源帶來的痛苦時，往往不得不選擇 DAC 和外部基準電壓源。他們不能指望片內基準電壓源的性能，因為這些電壓源在各種溫度下變化極大，而且往往缺少最大 TC 規格，無法用作係統基準電壓源。

 

AD5686R 打破了這一慣例。這款四通道、電壓輸出
、16 位 nanoDAC+® 數模轉換器提供了 2.5 V 片內基準電壓源，並且最大溫度漂移為 5 ppm/°C（通常為 2 ppm/°C）。這一性能水平與獨立基準電壓源的性能水平相當，使得片內基準電壓源可以取代係統基準電壓源，從而節省空間、成本和功耗。5-ppm/°C 的最大漂移規格允許進行精密誤差量計算。圖 1 和圖 2 顯示了 AD5686R’ 片內基準電壓源的性能。圖 1 顯示了五個單獨采樣批次的數百個 DAC 的溫度係數散布圖。圖 2 顯示了九個 DAC 在 –40°C 至 +105°C 溫度範圍內的實際輸出電壓。

 

圖 1. 數百個 AD5686R DAC 的溫度係數。

 

圖 2. 九個典型 AD5686R DAC 的基準電壓和溫度。

 

方法：對於參考電壓，溫度係數 (TC) 通常使用箱式方法確定，該方法在規定的溫度範圍內評估最大電壓變化。TC 以 ppm/°C 為單位
，按照以下方程式計算

 

 

其中

 

V_REFmax 是在溫度範圍內測得的最大基準電壓輸出。

V_REFmin 是在溫度範圍內測得的最小基準電壓輸出。

V_REFnom 是標稱基準輸出電壓。

T_empRange 是規定的溫度範圍 (°C)。

 

低di溫wen係xi數shu是shi通tong過guo加jia熱re生sheng產chan中zhong零ling件jian並bing微wei調tiao輸shu出chu電dian壓ya以yi補bu償chang隨sui溫wen度du變bian化hua的de曲qu線xian而er得de出chu的de。緊jin密mi配pei合he可ke以yi確que保bao電dian阻zu差cha異yi不bu會hui影ying響xiang基ji準zhun電dian壓ya源yuan的de性xing能neng，並bing且qie還hai讓rang DAC 達到極其出色的 ±2-LSB 積分非線性 (INL) 規格。

 

關於 AD5686R/AD5685R/AD5684R

 

AD5686R/AD5685R/AD5684R 屬於 nanoDAC+ 係列，它們是四通道、低功耗、16/14/12 位 DAC，提供經過緩衝的電壓輸出。市場對精度高、操作簡便且封裝尺寸小巧的數模轉換器的需求日益增多，nanoDAC+ 係列正是為了滿足這一需求而開發的。這些新器件包含已默認啟用的片內 2.5V 2-ppm/°C 基準電壓源。增益選擇引腳可將滿度輸出設置為 2.5 V (GAIN = 1) 或 5 V (GAIN = 2)。這些器件采用單個 2.7 V 至 5.5 V 電源，具有 0.1% 的最大增益誤差
、2 mV 的最大偏置誤差和保證的單調性。它們提供 LFCSP (3-mm × 3-mm) 和 TSSOP 封裝，並且 4-kV ESD 額定值突顯了它們具有極其強大的性能。DAC 輸入可通過 1.8 V SPI 兼容接口進行編程。上電複位電路會確保 DAC 輸出電源最多為 0 V，並(bing)且(qie)保(bao)持(chi)此(ci)狀(zhuang)態(tai)

，直(zhi)到(dao)進(jin)行(xing)有(you)效(xiao)的(de)寫(xie)入(ru)。複(fu)位(wei)引(yin)腳(jiao)允(yun)許(xu)進(jin)行(xing)異(yi)步(bu)複(fu)位(wei)。基(ji)準(zhun)電(dian)壓(ya)源(yuan)輸(shu)出(chu)引(yin)腳(jiao)允(yun)許(xu)在(zai)外(wai)部(bu)將(jiang)片(pian)內(nei)基(ji)準(zhun)電(dian)壓(ya)源(yuan)用(yong)作(zuo)係(xi)統(tong)基(ji)準(zhun)電(dian)壓(ya)源(yuan)。菊(ju)花(hua)鏈(lian)功(gong)能(neng)可(ke)以(yi)實(shi)現(xian)具(ju)有(you)更(geng)多(duo)通(tong)道(dao)數(shu)量(liang)的(de)係(xi)統(tong)。外(wai)部(bu)基(ji)準(zhun)電(dian)壓(ya)源(yuan)型(xing) AD5686/AD5685/AD5684 允許以最低的成本在所有通道上共用單個基準電壓源。圖 3 顯示了多通道係統中使用這些 DAC 的部分。

 

圖 3. 係統框圖部分顯示了由 Blackfin DSP 控製的 AD5686R 和 AD5686。

 

電壓切換式 16 位 DAC 提供低噪聲、快速設置和更佳線性度

 

電阻梯式乘法 DAC 基於改變遊戲規則的 10 位 CMOS AD7520—大約 40 年前推出—最初與反相運算放大器配合使用，並且提供了便於虛擬接地的放大器求和點 (I_OUTA)（圖 4）。

 

圖 4. CMOS 乘法 DAC 架構。

 

然而，它們還可以在少數情況下用於那些提供同相電壓輸出的電壓切換式配置中
，並將運算放大器用作電壓緩衝器（圖 5）。在這裏，基準電壓 V_IN 應用於 I_OUT，並且輸出電壓 V_OUT 可在 V_REF 處提供。不久會推出針對此目的優化的 12 位版本。

 

圖 5. 電壓切換模式下的乘法 DAC。

 

快速發展到現在：suizhedandianyuanxitongyuelaiyuepubian，shejishimianlindetiaozhanshiruhezaigenggaodianyaxiajinlibaochichusedexingnengshuiping
，tongshibaochiduigonghaodekongzhi。nenggouzaicimoshixiashiyongde
、具有更高分辨率（多達16 位）的器件受到了市場的更多青睞。

 

在電壓切換模式下使用乘法 DAC 的明顯好處是不會發生任何信號反相
，因此正基準電壓會產生正輸出電壓。但在這種模式下使用時，R-2R 梯形架構也存在缺點。與在電流控製模式下使用相同的 DAC 相比
，與 R-2R 梯形網絡串聯使用的 N 通道開關的非線性電阻會降低積分非線性 (INL)。

 

AD5541A 等新型高分辨率 DAC（如圖 6 所示）已經開發出來，旨在克服乘法 DAC 的局限性
，同時保持電壓切換的優勢。通過使用部分分段的 R-2R 梯形網絡和輔助開關，AD5541A 在 16 位分辨率下提供 ±1-LSB 的精度，而且無需調整整個指定溫度範圍（−40°C 至 +125°C）、11.8 nV/√Hz 噪聲和 1-µs 建立時間。

 

圖 6. AD5541A 架構。

 

性能特性

 

建立時間：圖 7 和圖 8 比較了處於電壓模式下的乘法 DAC 和 AD5541A 的各自建立時間。當輸出上的容性負載減至最低時，AD5541A 的建立時間約為 1 µs。

 

圖 7. 乘法 DAC 建立時間。

 

圖 8. AD5541A 建立時間。

 

噪聲譜密度：表 1 比較了 AD5541A 和乘法 DAC 的噪聲譜密度。AD5541A 在 10 kHz 時的性能略微好於乘法 DAC，但在 1 kHz 時的性能遠遠勝出乘法 DAC。

 

表 1. AD5541A 和乘法 DAC 的噪聲譜密度對比

 

積分非線性：積分非線性 (INL) 用於測量 DAC 的理想輸出與在去除增益和偏置誤差之後的實際輸出之間的最大偏差。與 R-2R 網絡串聯使用的開關會影響 INL。乘法 DAC 一般采用 NMOS 開關。在電壓切換模式下使用時，NMOS 開關的來源連接到基準電壓
，漏極連接到梯形網絡
，並且柵極由內部邏輯驅動（圖 9）。

 

圖 9. 乘法 DAC 開關。

 

為了使電流流入 NMOS 器件，V_GS 必須大於閾值電壓 V_T。在電壓切換模式下
，V_GS = V_LOGIC – V_IN 必須大於 V_T = 0.7 V。

 

乘法 DAC 的 R-2R 梯形網絡經過專門設計，可以通過每個支腿均勻分配電流。這要求整體接地電阻（從每個支腿的頂部查看）必須完全相同。這可通過調整開關的小大來完成（每個開關的大小與其導通電阻成正比）。如果一個支腿中的電阻發生了變化，流過此支腿的電流將會改變，進而導致線性誤差。V_IN 不能太大，否則會關閉開關，但它必須大到足以將開關電阻保持在較低的水平，因為 V_IN 的變化會影響 V_GS
，進而導致導通電阻發生非線性變化，如下所示：

 

 

這種導通電阻的變化會使電流失衡並降低線性度。因此
，乘法 DAC 的電源電壓不能減少太多。反過來，為了保持線性度，基準電壓不應比 AGND 高出 1 V 以上。通過使用 5 V 電源
，當從 1.25 V 基準電壓源移至 2.5 V 基準電壓源時，線性度開始降低
，如圖 10 和 11 所示。 當電源電壓降低到 3 V 時，線性度完全消失
，如圖 12 所示。

 

圖 10. I_OUT 乘法 DAC 的 INL，反向模式，V_DD = 5 V

，V_REF = 1.25 V。

 

圖 11. I_OUT 乘法 DAC 的 INL
，反向模式，V_DD = 5 V，V_REF = 2.5 V。

 

圖 12. 乘法 DAC 的 INL，反向模式，V_DD = 3 V
，V_REF = 2.5 V。

 

為盡可能減少此影響，AD5541A 采用了互補 NMOS/PMOS 開關，如圖 13 所示。現在
，開關的總導通電阻來自 NMOS 和 PMOS 開關的並聯電阻。如前所述

，NMOS 開關的柵極電壓由內部邏輯控製。內部產生的電壓 VGN 會設置理想的柵極電壓，以平衡 NMOS 的導通電阻與 PMOS 的(de)導(dao)通(tong)電(dian)阻(zu)。開(kai)關(guan)的(de)大(da)小(xiao)會(hui)調(tiao)整(zheng)以(yi)與(yu)代(dai)碼(ma)成(cheng)比(bi)例(li)，因(yin)此(ci)導(dao)通(tong)電(dian)阻(zu)將(jiang)會(hui)與(yu)代(dai)碼(ma)成(cheng)比(bi)例(li)。這(zhe)樣(yang)，電(dian)流(liu)將(jiang)會(hui)調(tiao)整(zheng)
，並(bing)且(qie)精(jing)度(du)將(jiang)得(de)以(yi)保(bao)持(chi)。當(dang)基(ji)準(zhun)輸(shu)入(ru)檢(jian)測(ce)到(dao)隨(sui)代(dai)碼(ma)變(bian)化(hua)的(de)阻(zu)抗(kang)時(shi)
，它(ta)將(jiang)由(you)低(di)阻(zu)抗(kang)源(yuan)驅(qu)動(dong)。

 

圖 13. 互補 NMOS/PMOS 開關。

 

圖 14 和 15 顯示了采用 5 V 和 2.5 V 基準電壓源的 AD5541A 的 INL 性能。

 

圖 14. AD5541A 的 INL

，V_DD = 5.5 V

，V_REF = 5 V。

 

圖 15. AD5541A 的 INL，V_DD = 5.5 V，V_REF = 2.5 V。

 

圖 16 和圖 17 顯示線性度在寬泛的基準和電源電壓範圍內變化很小。DNL 的性能表現與 INL 類似。AD5541A 線性度在溫度和電源電壓上指定；基準電壓可以在 2.5 V 和電源電壓之間變化。

 

圖 16. AD5541A INL 和電源電壓對比。

 

圖 17. AD5541A INL 和基準電壓對比。

 

關於 AD5541A 的更多信息

 

AD5541A 串行輸入、單電源、電壓輸出 nanoDAC+ 數模轉換器可以提供 16 位分辨率

，並且具有 ±0.5-LSB 的典型積分和差分非線性。它非常適用於那些在電壓切換模式下使用乘法 DAC 的應用場合。它在溫度和電源電壓上都表現良好，取得優異的線性度，並且可用於需要精密直流性能和快速建立時間的 3 V 至 5 V 係統。通過使用範圍介於 2 V 和電源電壓之間的外部基準電壓，未經緩衝的電壓輸出可在 0 V 到 VREF 的範圍內驅動 60 kΩ 的負載。該器件提供 1-µs 的建立時間（½ LSB）、11.8 nV/√Hz 的噪聲以及低故障率，非常適合部署在眾多不同的醫療、航空航天、通信和工業應用領域中。它的 3 線、低功率 SPI 兼容串行接口可以處理高達 50 MHz 的時鍾輸入信號。AD5541A 采用單個 2.7 V 至 5.5 V 電源，吸入電流僅為 125 µA。它提供 8 引腳和 10 引腳 LFCSP 以及 10 引腳 MSOP 封裝，工作溫度範圍為 –40°C 至 +125°C，起價為 6.25 美元（1000 件）。

 

高速電流輸出 DAC 緩衝器

 

由於不會增加噪聲或消耗功率，變壓器通常被認為是將高速電流輸出 DAC 的de互hu補bu輸shu出chu轉zhuan換huan成cheng單dan端duan電dian壓ya輸shu出chu的de最zui佳jia選xuan擇ze。雖sui然ran變bian壓ya器qi對dui高gao頻pin信xin號hao操cao作zuo良liang好hao，但dan是shi它ta們men不bu能neng處chu理li許xu多duo儀yi表biao和he醫yi療liao應ying用yong所suo需xu的de低di頻pin信xin號hao。這zhe些xie應ying用yong場chang合he需xu要yao使shi用yong低di功gong率lv、低噪聲和高速放大器以將互補電流轉換成單端電壓。下麵介紹的三個電路均可接受來自 DAC 的互補輸出電流並提供單端輸出電壓。後兩個電路的失真與變壓器解決方案進行了對比。

 

差分放大器：AD8129 和 AD8130 差分-單端放大器（圖 1）用於第一個電路（圖 2）。對於高頻信號，它們具有極高的共模抑製能力。AD8129 對 10 以上的增益是穩定的，AD8130 則是單位增益穩定。其用戶可調的增益可以通過兩個電阻 RF 和 RG 的比率進行設置。無論增益如何設置

，AD8129 和 AD8130 的引腳 1 與引腳 8 上均具有非常高的輸入阻抗。基準電壓（VREF，引腳 4）可以用於設置偏置電壓
，然後將它乘以與差分輸入電壓相同的增益。

 

圖 1. AD8129/AD8130 差分放大器。

 

圖 2. 使用 AD8129/AD8130 的 DAC 緩衝器。

 

方程式 1 和 2 顯示了放大器的輸出電壓與 DAC 的互補輸出電流之間的關係。終端電阻 RT 執行電流至電壓的轉換；R_F 和 R_G 的比率決定增益的大小。在方程式 2 中，V_REF 設置為 0。

 

   (1)

   (2)

 

在圖 2 中，此電路采用了四通道
、高速、低功耗 14 位 DAC，在此
，互補電流輸出級增加了低功耗 DAC 的速度並減小了低功耗 DAC 的失真。

 

圖 3 顯示了在兩個電源電壓值下使用 DAC 和 AD8129 時的無雜散動態範圍 (SFDR)
，該範圍作為頻率的函數，並且 R_F = 2 kΩ
，R_G = 221 Ω
，R_T = 100 Ω，V_O = 8 V p-p。之所以在這裏選擇 AD8129，是因為它可以提供較大的輸出信號、對 G = 10 穩定並且比 AD8130 具有更高的增益帶寬積。在兩種情況下
，SFDR 通常均優於 55 dB，超過 10 MHz，並且在較低電源電壓下改善了大約 >3 dB 。

 

圖 3. DAC 和 AD8129 的失真（V_O = 8 V p-p）。

 

單位增益運算放大器：第二個電路（圖 4）使用包含兩個 R_T 電阻的高速放大器。放大器可以簡單地通過 R_T 將互補電流 I₁ 和 I₂ 轉換成單端輸出電壓 V_O。這一簡單的電路不允許將放大器用作增益模塊進行信號放大。

 

圖 4. 使用運算放大器的簡單差分-單端轉換器。

 

方程式 3 顯示了 V_O 和 DAC 輸出電流之間的關係。失真數據通過與 R_T 並聯的 5 pF 電容器進行測量。

 

   (3)

 

為了展示此電路的性能，DAC 與 ADA4857 和 ADA4817 運算放大器搭配使用，並且 R_T = 125 Ω（C_T = C_F = 5 pF，與 R_T 並聯，以實現穩定性和低通濾波）。單 ADA4857-1 和雙 ADA4857-2 是單位增益穩定、高速、電壓反饋型放大器
，具有低失真
、低噪聲和高壓擺率。作為超聲、ATE
、有源濾波
、ADC 驅動器等各種應用的理想解決方案
，它具有 850 MHz 帶寬、2800 V/μs 壓擺率和 10 ns 建立時間（0.1%）—所有均采用 5 mA 的靜態電流工作。憑借寬泛的電壓範圍（5 V 至 10 V）
，ADA4857-1 和 ADA4857-2 成為那些要求寬動態範圍
、出色精度、高速和低功耗的係統的理想選擇。

 

單 ADA4817-1 和雙 ADA4817-2 FastFET ™ 放大器是單位增益穩定、超高速度、電壓反饋型運算放大器，具有 FET 輸入。它們基於 ADI 專有的超快速互補雙極型工藝 (XFCB) 開發，具有超低的噪聲（4 nV/√Hz 和 2.5 fA/√Hz）和非常高的輸入阻抗。憑借 1.3 pF 的輸入電容、2 mV 的最大偏置電壓
、低功耗 (19 mA) 和寬泛的 −3 dB 帶寬 (1050 MHz)，它們成為數據采集前端
、光電二極管前置放大器和其他寬帶跨阻抗應用場合的理想之選。它們具有 5 V 至 10 V 的電源電壓範圍和單或雙電源工作能力，適合在有源濾波
、ADC 驅動、DAC 緩衝等眾多應用場合中工作。

 

圖 5 比較了這一電路與使用變壓器的電路的失真和頻率（ V_O = 500 mV p-p）。變壓器的失真小於放大器
，後者在高頻下具有更低的增益
，但其失真在低頻下變得越來越差。從圖中看出
，可在有限的範圍內實現近 90 dB 的 SFDR
，並且在 10 MHz 之前優於 70 dB。

 

圖 5. DAC、ADA4857 和 ADA4817 的失真（V_O = 500 mV p-p，R_L = 1 kΩ）。

 

具有增益能力的運算放大器：第三個電路（圖 6）也使用了相同的高速運算放大器，但它包含一個將放大器與 DAC 隔離的電阻網絡，這允許設置增益

，並可以靈活使用兩個基準電壓（V_REF1 和 V_REF2）之一來調節輸出偏置電壓。

 

圖 6. 具有增益和偏置能力的差分-單端電路。

 

方程式 4 定義了在 V_REF1 = V_REF1 = 0 時 DAC 輸出電流和放大器輸出電壓之間的關係。為了匹配用於監視 DAC 的放大器網絡的輸入阻抗

，兩個終端電阻 R_T1 和 R_T2 必須單獨設置
，同時考慮放大器的特性。

 

   (4)

 

圖 7 比較了此配置中放大器的失真以及變壓器電路的失真。R_T1 = 143 Ω，R_T2 = 200 Ω，R_F = R_G = 499 Ω

，C_F = 5 pF—（實現穩定性和高頻濾波）

，—以及 R_L = 1 kΩ。從圖中看出
，在高頻時，ADA4817 的性能與變壓器相當，並且在 70 MHz 之前始終優於 −70 dBc SFDR。在低頻時

，與變壓器相比，兩個運算放大器保持了卓越的保真度。

 

圖 7. DAC
、ADA4817 和 ADA4857 的失真（V_O = 500 mV p-p）。

 

本文通過比較電路在使用放大器和變壓器時的性能，展示了在將低失真、低噪聲、高速放大器用作 DAC 緩衝器時的一些優點。它還比較了三個使用兩種不同放大器架構的應用電路
，並且提供了在使用 DAC 和 AD8129

、ADA4857-1/ADA4857-2 以及 ADA4817-1/ADA4817-2 放大器時的測量數據示例。數據表明，在頻率小於 1 MHz 時

，放大器的性能優於變壓器
，並且在 80 MHz 之前，放大器的性能接近變壓器的性能。在功耗和失真之間做出取舍時

，放大器的選擇是非常重要的。

 

 

推薦閱讀：