1．使用框圖

 

benjiqiaosihuxianeryijian，danwangwangbeiguofenzixinderenhushi，tamenrenweizijiyijingbayaozuodehuodounongmingbaile。wanquananzhaonidexuyaobiaoshudianludefangkuangtuduidianludechenggongshejizhiguanzhongyao。zainikaishigongzuozhiqian
，fangkuangtuweinitigongleyigedagang，tahaiweijiangyaozhakanhejianzhanidianluderenherentigonglejihaodecankaoziliao。

 

圖1：單張大幅原理圖(來源：experimentalistanonymous.com)

 

2．各個擊破

 

zaihenduoqingkuangxia，zaishejidianlushinikenengbuhuidandadudou

，suoyihuashijianjiangshejihuafenweigegongnengkuai，meigekuaidouyoudingyidejiekou
，jiukeyishixiangegejipodecelve；參(can)與(yu)電(dian)路(lu)設(she)計(ji)的(de)設(she)計(ji)師(shi)可(ke)以(yi)專(zhuan)注(zhu)於(yu)各(ge)個(ge)塊(kuai)。這(zhe)些(xie)塊(kuai)可(ke)以(yi)獨(du)立(li)地(di)用(yong)於(yu)你(ni)目(mu)前(qian)正(zheng)著(zhe)手(shou)的(de)項(xiang)目(mu)，也(ye)可(ke)以(yi)在(zai)將(jiang)來(lai)重(zhong)複(fu)用(yong)於(yu)不(bu)同(tong)的(de)電(dian)路(lu)設(she)計(ji)。通(tong)過(guo)這(zhe)種(zhong)方(fang)法(fa)，你(ni)可(ke)以(yi)在(zai)事(shi)情(qing)不(bu)順(shun)利(li)的(de)時(shi)候(hou)輕(qing)鬆(song)排(pai)除(chu)故(gu)障(zhang)，因(yin)為(wei)你(ni)將(jiang)能(neng)夠(gou)識(shi)別(bie)你(ni)遇(yu)到(dao)的(de)麻(ma)煩(fan)是(shi)哪(na)個(ge)塊(kuai)引(yin)起(qi)的(de)。

 

圖2：清晰標記的框圖(來源：elprocus.com)

 

3．為電路網絡命名

 

的確
，對這一步可能會有疑惑，但確保對pcb上(shang)的(de)每(mei)個(ge)網(wang)絡(luo)進(jin)行(xing)命(ming)名(ming)並(bing)標(biao)注(zhu)每(mei)個(ge)網(wang)絡(luo)的(de)用(yong)途(tu)，可(ke)在(zai)緊(jin)要(yao)關(guan)頭(tou)
，為(wei)你(ni)提(ti)供(gong)諸(zhu)多(duo)幫(bang)助(zhu)。當(dang)你(ni)必(bi)須(xu)調(tiao)試(shi)或(huo)運(yun)行(xing)模(mo)擬(ni)時(shi)，它(ta)也(ye)很(hen)有(you)用(yong)。網(wang)絡(luo)命(ming)名(ming)可(ke)讓(rang)你(ni)在(zai)出(chu)問(wen)題(ti)時(shi)，知(zhi)道(dao)該(gai)在(zai)哪(na)下(xia)手(shou)。請(qing)記(ji)住(zhu)：使命名易於識別；使命名對其要傳載的意義一目了然。

 

4．記筆記

 

談到電子設計，你的筆記就是你的靈丹妙藥。重要的是記錄研發過程的每一步，你遇到的每個坑、找到的每個解決方案、以及與你的設計相關的任何其它內容。請務必記下為什麼為你的設計選用某些組件、邏輯表的式樣、以及設計電路時的任何特殊注意事項。你的筆記有多種用途：

 

• 通過清楚地記錄每一步，你可以“回放”並查看哪裏可能出問題、或你可在哪裏進行修改以得到更高效的設計。

• 可以使用和交叉引用以前項目的注釋
，以便更好地理解、實現更好的方案以及激發出與當前工作相關的更多靈感。

• 你可以幫助其他人解決其設計問題，並在以後需要時閱讀他們的筆記。

 

5．文本放置保持一致

 

如ru果guo你ni指zhi定ding某mou些xie名ming稱cheng或huo在zai圖tu表biao上shang進jin行xing注zhu釋shi，你ni會hui發fa現xian，再zai次ci查zha看kan時shi很hen難nan弄nong清qing這zhe些xie文wen字zi到dao底di是shi什shen麼me意yi思si。在zai原yuan理li圖tu上shang放fang置zhi符fu號hao和he名ming稱cheng時shi，請qing確que保bao與yu命ming名ming過guo程cheng保bao持chi一yi致zhi。寫xie注zhu釋shi時shi，不bu要yao在zai電dian路lu的de一yi部bu分fen橫heng著zhe寫xie
，而er在zai所suo有you其qi它ta部bu分fen豎shu著zhe寫xie。盡jin量liang確que保bao名ming稱cheng之zhi間jian有you一yi些xie空kong白bai
，這zhe樣yang包bao括kuo你ni在zai內nei的de讀du者zhe就jiu不bu會hui感gan到dao困kun惑huo。注zhu釋shi間jian不bu要yao害hai怕pa有you空kong白bai。實shi際ji上shang，空kong白bai有you助zhu於yu減jian少shao將jiang圖tu示shi與yu書shu寫xie混hun在zai一yi起qi引yin發fa的de混hun亂luan。這zhe同tong樣yang適shi用yong於yu速su記ji命ming名ming。如ru果guo你ni要yao以yi縮suo寫xie表biao述shu任ren何he內nei容rong
，請qing嚐chang試shi在zai下xia麵mian添tian加jia解jie釋shi的de“段子”
，或確保它們易於識別。

 

6．流程化

 

不要削足適履試圖將你的示意圖(plan)和注釋壓縮進特定數量的頁麵。占頁多少並不重要
；不要苟且你原理圖的質量。確保電路設計始終如一。這有助於提高可讀性和更好的應用。在電子電路設計方麵沒有捷徑；這完全取決於付出的努力和努力的結果。

 

圖3：“流程化”(來源：維基百科)

 

7．保留標題

 

為原理圖的每頁製作標題
、jinertigonglemeiyedegengduoxinxi，zhehuishinishouyi。chukeduxinggenggaowai，zheyangzuohaikeyigengqingsongdiweinideyuanlituyebianzhisuoyin。zhezaitiaoshishihuidailaiyichu：當你需要引用電路的某個部分、但又太忙無暇翻遍每一頁、隻得救助大腦記憶試圖找出所需圖表的位置時——頁索引會幫大忙。

 

8．使連接器可見

 

你(ni)需(xu)要(yao)能(neng)立(li)即(ji)區(qu)分(fen)所(suo)有(you)連(lian)接(jie)器(qi)。最(zui)好(hao)的(de)選(xuan)擇(ze)是(shi)在(zai)原(yuan)理(li)圖(tu)中(zhong)使(shi)用(yong)引(yin)腳(jiao)表(biao)述(shu)連(lian)接(jie)器(qi)。通(tong)過(guo)簡(jian)單(dan)的(de)連(lian)接(jie)器(qi)識(shi)別(bie)，你(ni)將(jiang)能(neng)夠(gou)正(zheng)確(que)地(di)追(zhui)溯(su)電(dian)路(lu)
，且(qie)不(bu)會(hui)迷(mi)失(shi)在(zai)連(lian)接(jie)中(zhong)。選(xuan)用(yong)引(yin)腳(jiao)之(zhi)所(suo)以(yi)方(fang)便(bian)
，是(shi)因(yin)為(wei)它(ta)將(jiang)“堅守”其位置。與貼紙(sticker)或顏色不同，引腳能更突出引人注目
，而不會在圖表和筆記中占用太多空間。

 

結論

 

上麵提到的技巧肯定會幫助你更好地設計電路
；它們將有助於調試
、模擬、注釋參考等等。如果你記住這些技巧並在設計的所有階段應用它們，那麼你會發現自己在眨眼之間成為電子電路設計的專業人士。

 

 

推薦閱讀：