為了提供更高的清晰度，一般都認為高頻是指超過1GHz的頻率，而高速要超過1GSPS的速度;但更重要的是

，終端用戶可能會在DAC之(zhi)後(hou)整(zheng)合(he)一(yi)個(ge)放(fang)大(da)器(qi)，因(yin)此(ci)可(ke)用(yong)訊(xun)號(hao)便(bian)不(bu)那(na)麼(me)依(yi)賴(lai)於(yu)訊(xun)號(hao)電(dian)平(ping)，而(er)是(shi)更(geng)加(jia)地(di)取(qu)決(jue)於(yu)雜(za)訊(xun)和(he)真(zhen)實(shi)性(xing)。本(ben)文(wen)將(jiang)討(tao)論(lun)匹(pi)配(pei)元(yuan)件(jian)及(ji)其(qi)互(hu)連(lian)
，並(bing)在(zai)選(xuan)擇(ze)變(bian)壓(ya)器(qi)或(huo)「平衡-不平衡轉換器」(巴倫;Balun)以及連接配置技巧時重點關注的關鍵規格。最後，還將提供一些思路和最佳化技巧
，說明在GHz級區域作業的DAC如何實現寬頻平滑阻抗轉換。

DAC的背景

DAC用途廣泛，最常見的用途包括商業和軍事通訊中的高頻複雜波形產生、無線基礎設施、自動測試設備(ATE)，以及雷達和軍用幹擾電子產品。係統架構師找到合適的DAC後，必須考慮輸出匹配網路

，以保持訊號結構。元件選型和拓撲較從前更為重要
，因為GSPS DAC應用要求工作在超級奈奎斯特(Nyquist)頻率下，此時所需的頻譜訊息位於第二
、第叁或第四奈奎斯特區。

首先探討DAC的角色及其於訊號鏈中的位置。DAC的作用很像訊號產生器，它能在中心頻率(Fc)範圍內為複雜波形提供單音。以前
，Fc最大值位於第一奈奎斯特區中，或者是採樣頻率的一半。較新的DAC設計具有內部時脈倍頻器，能有效地倍增第一奈奎斯特區;可將其稱為「混頻模式」操作。使用混頻模式的DAC自然輸出頻率響應具有sinx/e^(x^2 ) 曲線的形狀，如圖1所示。

係統架構師可參考產品資料手冊，了解元件性能。很多時候，諸如功率水平和無雜散動態範圍(SFDR)等性能參數會給出多種頻率下的數值。明智的係統設計人員可將同一個DAC應用於上述的超奈奎斯特區中。值得注意的是，在較高頻率下(或較高區域中)預期輸出電平將會低得多，因此很多訊號鏈會在DAC之後整合一個額外的增益模組或驅動放大器
，以補償該損耗。


元件考量：選擇輸出巴倫

隻有終端用戶設計和測得的最佳性能GSPS DAC才是好元件。為了使高品質DAC發揮最佳性能，應當隻選用最好的元件。特別是關鍵電路，必須在一開始就決定好。資料手冊上的DAC性能是否提供足夠的輸出功率?是否需要主動元件?訊號鍊是否需要從DAC差分輸出傳送至單端環境?是否需要用到變壓器或巴倫?巴倫的合適阻抗比是多少?本文將重點討論巴倫或變壓器的使用。

選擇巴倫時，應仔細考慮相位和幅度不平衡。阻抗比(即電壓增益)、頻寬、插(cha)入(ru)損(sun)耗(hao)和(he)回(hui)損(sun)同(tong)樣(yang)也(ye)是(shi)重(zhong)要(yao)的(de)性(xing)能(neng)考(kao)慮(lv)因(yin)素(su)。採(採)用(yong)巴(ba)倫(lun)進(jin)行(xing)設(she)計(ji)並(bing)不(bu)總(zong)是(shi)簡(jian)單(dan)明(ming)瞭(liao)。例(li)如(ru)，巴(ba)倫(lun)的(de)特(te)性(xing)隨(sui)頻(pin)率(lv)而(er)改(gai)變(bian)，這(zhe)會(hui)使(shi)塬(yuan)有(you)預(yu)期(qi)蒙(meng)上(shang)陰(yin)影(ying)。有(you)些(xie)巴(ba)倫(lun)對(dui)接(jie)地(di)、佈局佈線和中心抽頭耦合敏感。

係統設計人員不應完全根據巴倫資料手冊上的性能作為元件選擇的唯一基礎。經驗在這裡能夠發揮巨大作用：存在PCB寄生效應時，巴倫以新的形式構成外部匹配網路;轉換器的內部阻抗(負載)同樣成為等式的一部分。

使shi用yong單dan個ge巴ba倫lun或huo多duo個ge巴ba倫lun拓tuo撲pu時shi
，還hai需xu要yao注zhu意yi的de一yi點dian是shi，佈佈局ju對dui於yu相xiang位wei不bu平ping衡heng同tong樣yang具ju有you重zhong要yao作zuo用yong。為wei了le在zai高gao頻pin下xia保bao持chi最zui佳jia性xing能neng，佈佈局ju應ying盡jin可ke能neng對dui稱cheng。否fou則ze

，走zou線xian輕qing微wei失shi配pei可ke能neng使shi採採用yong巴ba倫lun的de前qian端duan設she計ji變bian得de毫hao無wu用yong處chu，甚shen至zhi使shi動dong態tai範範圍wei受shou限xian。
[page]
輸出匹配

依yi賴lai頻pin率lv的de元yuan件jian將jiang會hui始shi終zhong限xian製zhi頻pin寬kuan
，如ru並bing聯lian電dian容rong和he串chuan聯lian電dian感gan。也ye就jiu是shi說shuo，考kao慮lv最zui佳jia化hua而er非fei匹pi配pei
，可ke能neng更geng為wei有you效xiao。目mu前qian，巴ba倫lun的de超chao寬kuan頻pin寬kuan幾ji乎hu不bu可ke能neng「配合」多倍頻程頻譜範圍。對以上參數的最佳化則要求對係統的終端應用有深入的瞭解。例如

，電路是否需要提供最大功率傳輸，而較少考慮SFDR?或者是否需要最高線性度設計
，同時突出SNR和SFDR而較少考慮DAC的輸出驅動強度?這意味著在應用中，應當權衡每個參數的重要性。

本例中，如圖2所示為AD9129 GSPS DAC輸出網路。該網路中的每個電阻和巴倫都可改變
，然而隨著每個電阻值的變化
，性能參數也會如表1所示發生變化。

讀者必須注意的是最佳元件值之間的差異非常小。巴倫元件具有最大的變化值。圖3中的數據顯示DAC寬頻雜訊輸出模式的最佳化;DAC隻是在全部可用頻譜頻寬中產生訊號音。

第一個案例顯示第一奈奎斯特區的可用功率下降
，而第二

、第叁和第四奈奎斯特區中極有可能出現混疊訊號音。案例2顯示第一和第二奈奎斯特區中的輸出電平增加
，以及較高奈奎斯特區中的可用功率下降。最後，案例3為最佳情況，看上去在第一和第二奈奎斯特區具有良好的輸出功率，同時相比情形1
，區域3和4中的可用功率保持在最低水平。

圖4和5顯示DAC為單音模式時的記錄數據。圖5顯示多個奈奎斯特區中不同頻率的輸出功率水平。圖4顯示各種情形與DAC輸出頻率下的SFDR。讀者應當對參數規劃的權衡取捨有一個更全麵的了解，因為隨著設計過程的展開，必須理解這些參數並為其實現最佳化。顯然，案例1可以透過更換為頻寬更寬的巴倫解決方案加以改善
，即案例2。
在第二奈奎斯特區獲得更高的功率水平和更佳的SFDR。此外，案例3中採用1:2寬頻巴倫，使改善後的功率水平得能夠加以保持，同時進一步改進係統的SFDR。其它重要發現：在1900MHz附近存在SFDR的「最有效點」。該性能獨立於輸出元件，這是因為DAC存在內部阻抗。