過去十年間
，電纜係統中使用的寬帶數據數量增長迅猛。從2003年起

，電纜服務寬帶數據訂閱用戶數量的複合年增長率接近14%。近年來，數據使用增長的趨勢沒有出現放緩的跡象，因為越來越多的消費者使用基於網絡的服務來實現視頻流
、音頻流和遊戲應用。 

電dian纜lan服fu務wu提ti供gong商shang正zheng在zai升sheng級ji其qi分fen配pei係xi統tong，從cong而er在zai消xiao費fei者zhe數shu據ju需xu求qiu增zeng長chang的de環huan境jing下xia保bao持chi領ling先xian地di位wei。傳chuan輸shu係xi統tong的de本ben質zhi是shi從cong多duo址zhi傳chuan送song係xi統tong發fa展zhan成cheng多duo址zhi傳chuan送song和he窄zhai播bo相xiang結jie合he的de係xi統tong，前qian者zhe向xiang所suo有you的de訂ding閱yue者zhe都dou發fa送song相xiang同tong的de信xin號hao
，後hou者zhe中zhong有you些xie內nei容rong由you所suo有you訂ding閱yue者zhe共gong享xiang
，有you些xie內nei容rong直zhi接jie發fa送song至zhi特te定ding的de訂ding閱yue者zhe。

電纜係統下遊發射機 

數字電纜發射機已從傳統發射機發展到直接調製技術
，傳統發射機中的一對基帶DAC用來驅動正交調製器，正交調製器的本振用來選擇正確的RF頻率。 

在直接調製發射機中使用了一個RF DAC
，電纜通道全部創建在數字域中
，通常為FPGA。數字信號從FPGA發送至RF DAC，將其轉換成模擬信號然後發送至功率放大器。典型電纜發射機的簡化框圖如圖1所示。 


在圖1(a)中，發射機由幾個RF DAC組成，這些RF DAC由幾個FPGA驅動，然後每個RF DAC的(de)輸(shu)出(chu)發(fa)送(song)至(zhi)前(qian)置(zhi)放(fang)大(da)器(qi)。前(qian)置(zhi)放(fang)大(da)器(qi)的(de)輸(shu)出(chu)組(zu)合(he)後(hou)反(fan)饋(kui)至(zhi)驅(qu)動(dong)電(dian)纜(lan)設(she)備(bei)的(de)單(dan)個(ge)功(gong)率(lv)放(fang)大(da)器(qi)。使(shi)用(yong)該(gai)架(jia)構(gou)的(de)原(yuan)因(yin)是(shi)
，以(yi)合(he)理(li)功(gong)耗(hao)來(lai)綜(zong)合(he)大(da)量(liang)數(shu)字(zi)信(xin)號(hao)的(de)FPGA的柵極數量和容量是有限的，而且每個RF鏈都可以針對特定頻帶進行優化。

RF DAC通常具有信號處理功能

，可以限製可能產生的總RF帶寬，但可以減少FPGA的接口要求。上一代RF DAC具有良好的性能

，但諧波性能不能滿足嚴格的DOCSIS規格
，因此需要進行細致的頻率規劃和RF濾波器設計才能達到可接受的性能。

其架構可能采用每個RF DAC 2、4或8個256-QAM通道，雖然需要耗費額外的硬件成本
，但可以提供可擴展性。該架構存在若幹不足之處。隨著所需通道數量的增加
，RF合成器變得更加複雜，隨著每個DAC通道的增加
，合成器的損耗也會增加。 

每個FPGA+RF DAC+前置放大器鏈的功耗很大，可能達到每通道10 W。所需的多個RF鏈可能需要多卡來實現158通道的完整電纜頻譜，每張卡的功耗為1 kW或更高。在一個設備中安放多張卡是為1000戶的群組提供服務所必需的。 

係統變得很大，需要多張卡才能為每個1000戶(hu)的(de)群(qun)組(zu)提(ti)供(gong)服(fu)務(wu)。因(yin)此(ci)需(xu)要(yao)大(da)型(xing)設(she)施(shi)或(huo)建(jian)築(zhu)將(jiang)所(suo)有(you)的(de)卡(ka)安(an)放(fang)在(zai)大(da)型(xing)機(ji)架(jia)或(huo)機(ji)殼(ke)中(zhong)，必(bi)須(xu)特(te)別(bie)注(zhu)意(yi)機(ji)架(jia)冷(leng)卻(que)係(xi)統(tong)，將(jiang)建(jian)築(zhu)保(bao)持(chi)在(zai)適(shi)當(dang)的(de)工(gong)作(zuo)溫(wen)度(du)所(suo)需(xu)的(de)費(fei)用(yong)也(ye)很(hen)高(gao)。

如今，由於柵極數量的增加和細線CMOS工藝的出現

，FPGA可以實現足夠高的密度，從而在FPGA（驅動一個RFDAC）上創建整個1586MHz寬電纜通道。結合ADI公司的新型AD9129 RFDAC後
，可以設計出更加簡化的電纜發射機。 

圖1(b)顯示的是新型發射機的框圖，這種發射機能夠合成50MHz～1GHz的整個下遊電纜頻譜。FPGA中的數字調製器以2.8GSPS的高采樣速率驅動AD9129 RFDAC。 

DAC具有一個可選2倍插值器濾波器，可以用來實現帶外元件的片上數字濾波，可將有效采樣速率提高到5.6GSPS。DAC輸出采用低通濾波器進行濾波

，並從Triquint TAT2814發送至新的高度集成的可變增益放大器和驅動放大器。

放大器將前置放大器、可ke變bian衰shuai減jian器qi和he驅qu動dong器qi放fang大da器qi集ji成cheng在zai一yi個ge模mo塊kuai中zhong，實shi現xian了le新xin的de集ji成cheng水shui平ping。這zhe使shi得de無wu線xian電dian部bu分fen的de布bu局ju變bian得de緊jin湊cou，並bing減jian小xiao了le每mei個ge無wu線xian電dian端duan口kou的de物wu理li尺chi寸cun。
[page]
設計示例

1、RF DAC

AD9129 RFDAC的采樣速率高達2.8GSPS。這種高采樣速率的優點在於，DAC鏡像折疊比之前的解決方案高fDAC/2。這可以防止鏡像在600MHz下折疊
，從而降低其抑製要求。數據通過時鍾頻率為700MHz的雙LVDS端口傳輸至DAC
，數據輸入至時鍾的兩個邊沿
，每個端口上的數據傳輸速率為1.4GHz。

DAC的電流驅動架構和細致設計可以實現出色的雜散性能和噪底。DAC采用0.18μm工藝，使得功耗降至約1.1W。

2、低通濾波器

在DAC和放大器之間，無源信號調理有助於滿足DOCSIS規格，實現所需的帶外抑製比和功率波動。設計示例中選用了七階橢圓濾波器來解決帶外抑製問題。AD9129DAC的2.305 GSPS低采樣速率用來評估低通濾波器帶外性能，因為鏡像在低采樣速率時折疊在離電纜帶更近的位置。

1GHz通道的鏡像需要特別注意，因為它落在1.3GHz的位置，離所需信號僅300 MHz。該設計針對1.3GHz鏡像達到了62.5dBc的鏡像抑製，符合DOCSIS規格對於帶外抑製比要求。兩個串聯諧振均衡器用來解決電纜帶上由於DAC輸出上的sinc滾降和功率放大器中的額外滾降造成的功率波動問題。均衡器在電纜帶中的最高功率通道和最低功率通道之間達到的功率波動約1.4dB
，滿足DOCSIS規格，無需任何輸入信號的數字操控。每個獨立通道的功率都可以進行數字調整，以便在電纜帶上實現更加精細的調諧平坦度。

3、輸出放大器

TAT2814輸出放大器將三項功能合並在一個封裝內
，大大降低了電路板空間，具有高集成度。這款放大器可能達到的總增益約30dB。輸出能夠為1通道256-QAM信號提供高達+65dBmV的功率。放大器在GaAs工藝中實現，並針對低功耗進行了優化。該集成器件的總功耗約4.2W。

4
、非線性校正

非線性校正(NLC)用來改進整個信號鏈的帶內諧波性能，校正來自DAC和功率放大器的失真，以及可能沿信號鏈產生的其他失真。NLC過程可以進行編程設置

，以使電路板滿足規格要求，或留出指定的裕量
，以允許製造容差。NLC校準僅需幾分鍾

，可大大改進係統性能。

5、測量結果

我們用AD9129設計了一塊優化布局的電路板，並測量了其性能。具有所有158個通道的信號用來測試電纜帶上的電路板響應平坦度。圖2所示為以整個頻帶信號作為輸入的優化電路板輸出。最高和最低功率通道之間的功率波動僅約1.4dB
，在DOCSIS規格內，且能夠通過數字操作輸入信號進一步改進。
測試顯示，電路板可以用4dB裕量來可靠校正，使係統在製造容差內保持穩定。

相關閱讀：
RF電路板分區設計中PCB布局布線技巧
http://www.0-fzl.cn/emc-art/80009703
RFID技術原理及其射頻天線設計
http://www.0-fzl.cn/rf-art/80005888
射頻電纜性能指標及設計準則
http://www.0-fzl.cn/rf-art/80012962