【導讀】在上期的芝識課堂中，我們和大家簡單認識了邏輯IC的基本知識和分類，並且特別提到CMOS邏輯IC因成本
、係統複雜度和功耗的平衡性最好，因此得到了最廣泛應用。今天我們就詳細跟大家一起了解CMOS邏輯IC的基本操作。

什麼是CMOS呢？

使用互補的p溝道和n溝道MOSFET組合的電路稱為CMOS（互補MOS）。CMOS邏輯IC以各種方式組合MOSFET來實現邏輯功能。其中由一對p溝道和n溝道MOSFET組成的邏輯門稱為反相器。圖1是一個基本的邏輯IC結果示意
，圖2用流程圖的形式，簡要介紹了反相器的操作。

圖1 CMOS 邏輯IC示意

圖2 反相器工作基本原理示意

在CMOS邏輯IC中，通過組合p溝道和n溝道MOSFET可以實現各種邏輯功能，從而根據不同的輸入得到想要的輸出結果。當MOSFET的柵極-源極電壓超過某個電壓（閾值電壓
，|V_th|）時，漏極-源極電阻減小

，使得MOSFET導通。這種漏極-源極電阻稱為導通電阻。n溝道和p溝道MOSFET的柵極和源極之間施加的電壓方向不同。圖3顯示了MOSFET導通的條件。

圖3 MOSFET導通的條件

N溝道MOSFET：當柵極電壓比源極電壓高|V_th|時
，n溝道MOSFET導通。

P溝道MOSFET：當柵極電壓比源極電壓低|V_th|時，p溝道MOSFET導通。

如圖4所示的反相器作為CMOS邏輯IC的基本組成部分，它的工作情況如下。當V_IN處於V_CC或GND電平時
，p溝道或n溝道MOSFET均關斷。因此
，V_CC和GND之間隻有很小的電流（I_CC）流過。當輸入處於穩定狀態時（處於V_CC或GND電平），I_CC非常低。

圖4 CMOS邏輯IC（反相器）的組件

圖5則顯示了CMOS的V_IN-I_CC曲線。當V_IN介於0和|V_th|之間或V_CC－|V_th|和V_CC之間時
，V_CC和GND之間隻有很小的電流（I_CC）流過。但是
，當V_IN介於|V_th|和V_CC－|V_th|之間時，直通電流從p溝道MOSFET到n溝道MOSFET，從而增加了I_CC。因此，應注意確保避免對於V_IN的輸入變化過慢。

圖5 CMOS邏輯IC的V_IN-I_CC曲線

了解了CMOS邏輯IC的基本工作原理
，我們接下來通過展示橫截麵示例來更深入地學習CMOS邏輯IC的構造：

下圖中，#1為N基底
，通常是晶圓基底。#2為P阱，指的是形成n溝道MOSEFT的區域。#3為n溝道MOSFET源極的擴散區。#4為n溝道MOSFET漏極的擴散區。#5為p溝道MOSFET漏極的擴散區。#6為p溝道MOSFET源極的擴散區。#7為p阱偏壓擴散區。#8為n基底偏壓擴散區。

圖6 橫截麵示例

作為CMOS邏輯IC的製造者，自推出第一個標準CMOS係列（4000係列）以來，東芝已經發布了連續幾代高速和低壓CMOS邏輯IC
，包括標準CMOS
、高速CMOS
、升級版CMOS
、特高速和低壓與超低壓係統等不同指標的產品。未來東芝將繼續提供適用於各種應用的CMOS邏輯IC。

圖7 東芝CMOS IC係列

在今天的芝識課堂中，我們為大家詳細描述了CMOS邏輯IC的(de)基(ji)本(ben)操(cao)作(zuo)流(liu)程(cheng)，不(bu)過(guo)這(zhe)種(zhong)操(cao)作(zuo)流(liu)程(cheng)用(yong)一(yi)篇(pian)圖(tu)文(wen)的(de)形(xing)式(shi)表(biao)達(da)理(li)解(jie)起(qi)來(lai)還(hai)是(shi)有(you)些(xie)難(nan)度(du)，如(ru)果(guo)您(nin)想(xiang)要(yao)了(le)解(jie)更(geng)多(duo)更(geng)詳(xiang)細(xi)的(de)芝(zhi)識(shi)，歡(huan)迎(ying)到(dao)東(dong)芝(zhi)官(guan)網(wang)學(xue)習(xi)吧(ba)！

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片
、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

隔離調光的介紹與標準

你用的保險絲真的保險嗎？

為什麼說VNA的校準很重要？

如何讓自動化領域的串口設備具備聯網能力
？

為何總線“鐮刀”波形頻頻發生?