中心議題：

• 電源抑製介紹
• 電源測試
• 電源噪聲分析

當今許多應用要求高速采樣模數轉換器（ADC）具有12weihuoyishangdefenbianlv，yibianyonghunenggoujinxinggengjingquedexitongceliang。yihandeshi，genggaodefenbianlvyeyiweizhexitongduizaoshenggengjiamingan。xitongfenbianlvmeitigaoyiwei，lirucong12位提高到13位，係統對噪聲的敏感度就會提高一倍。因此
，對於ADC設計，設計人員必須考慮一個常常被遺忘的噪聲源——係統電源。ADC是敏感器件，為了實現數據手冊所述的最佳額定性能
，應當同等看待模擬、時鍾和電源等所有輸入端。噪聲來源眾多，形式多樣，噪聲輻射會影響性能。

當今電子業界的時髦概念是新設計在降低成本的同時還要“綠色環保”。具體到便攜式應用，它要求降低功耗、簡化散熱管理、最大化電源效率並延長電池使用時間。然而，大多數ADC的de數shu據ju手shou冊ce建jian議yi使shi用yong線xian性xing電dian源yuan，因yin為wei其qi噪zao聲sheng低di於yu開kai關guan電dian源yuan。這zhe在zai某mou些xie情qing況kuang下xia可ke能neng確que實shi如ru此ci，但dan新xin的de技ji術shu進jin步bu已yi經jing證zheng明ming，開kai關guan電dian源yuan也ye可ke以yi用yong於yu通tong信xin和he醫yi療liao應ying用yong。

本文介紹對於了解高速ADC電源設計至關重要的各種測試測量方法。為了確定轉換器對供電軌噪聲影響的敏感度，以及確定供電軌必須處於何種噪聲水平才能使ADC實現預期性能，有兩種測試十分有用：一般稱為電源抑製比（PSRR）和電源調製比（PSMR）。

何謂電源抑製

當供電軌上有噪聲時，決定ADC性能的因素主要有兩個
，它們是PSRR-dc、PSRR-ac和PSMR。PSRR-dc指電源電壓的變化與由此產生的ADC增益或失調誤差的變化之比值
，它可以用最低有效位（LSB）的分數
、百分比或對數dB （PSR = 20 × log10 （PSRR））來表示
，通常規定采用直流條件。

但是
，這種方法隻能揭示ADCdeyigeedingcanshusuidianyuandianyakenenghuiruhebianhua，yinciwufazhengmingzhuanhuanqidewendingxing。genghaodefangfashizaizhiliudianyuanzhishangshijiayigejiaoliuxinhao
，ranhouceshidianyuanyizhixingneng（PSRR-ac），從而主動通過轉換器電路耦合信號（噪聲源）。這種方法本質上是對轉換器進行衰減
，將其自身表現為雜散（噪聲），tahuiyimouyigeidingfudutishengzhichaoguozhuanhuanqidezaoshengjidizhi。qiyiyishibiaomingzaizhuruzaoshenghefudugeidingdetiaojianxiazhuanhuanqiheshihuibengkui。tongshi，zheyenengrangshejirenyuanlejiedaoduodadedianyuanzaoshenghuiyingxiangxinhaohuojiarudaoxinhaozhong。PSMR則ze以yi不bu同tong的de方fang式shi影ying響xiang轉zhuan換huan器qi
，它ta表biao明ming當dang與yu施shi加jia的de模mo擬ni輸shu入ru信xin號hao進jin行xing調tiao製zhi時shi，轉zhuan換huan器qi對dui電dian源yuan噪zao聲sheng影ying響xiang的de敏min感gan度du。這zhe種zhong影ying響xiang表biao現xian為wei施shi加jia於yu轉zhuan換huan器qi的deIF頻率附近的調製，如果電源設計不嚴謹，它可能會嚴重破壞載波邊帶。

總(zong)之(zhi)
，電(dian)源(yuan)噪(zao)聲(sheng)應(ying)當(dang)像(xiang)轉(zhuan)換(huan)器(qi)的(de)任(ren)何(he)其(qi)它(ta)輸(shu)入(ru)一(yi)樣(yang)進(jin)行(xing)測(ce)試(shi)和(he)處(chu)理(li)。用(yong)戶(hu)必(bi)須(xu)了(le)解(jie)係(xi)統(tong)電(dian)源(yuan)噪(zao)聲(sheng)
，否(fou)則(ze)電(dian)源(yuan)噪(zao)聲(sheng)會(hui)提(ti)高(gao)轉(zhuan)換(huan)器(qi)噪(zao)聲(sheng)基(ji)底(di)，限(xian)製(zhi)整(zheng)個(ge)係(xi)統(tong)的(de)動(dong)態(tai)範(fan)圍(wei)。

電源測試
                       
圖1所示為在係統板上測量ADC PSRR的設置。分別測量每個電源，以便更好地了解當一個交流信號施加於待測電源之上時，ADC的動態特性。開始時使用一個高容值電容，例如100uF非極化電解質電容。采用1mH的電感來充當直流電源的交流阻斷器，一般將它稱為“偏置-T”
，可以購買采用連接器式封裝的產品。

使用示波器測量交流信號的幅度
，將一個示波器探針放在電源進入待測ADC的電源引腳上。為簡化起見，將施加於電源上的交流信號量定義為一個與轉換器輸入滿量程相關的值。例如
，如果ADC的滿量程為2Vpp，則使用200mVpp或-20dB。接下來讓轉換器的輸入端接地（不施加模擬信號），查找噪聲基底/FFT頻譜中處於測試頻率的誤差雜散
，如圖2所示。若要計算PSRR，隻需從FFT頻譜上所示的誤差雜散值中減去–20dB即可。例如，如果誤差雜散出現在噪聲基底的-80dB處
，則PSRR為-80dB - （-20dB），即-60dB（PSRR = 誤差雜散（dB） - 示波器測量結果（dB））。-60dB的值似乎不太正常
，但如果換算成電壓，它相當於1 mV/V（或10-60/20），這個數字對於任何轉換器數據手冊中的PSRR規格而言都並不鮮見。

                          
下一步是改變交流信號的頻率和幅度，以便確定ADC在係統板中的PSRR特性。數據手冊中的大部分數值是典型值，可能隻針對最差工作條件或最差性能的電源。例如，相對於其它電源，+5 Vmonidianyuankenengshizuichade。yingquebaosuoyoudianyuandetexingdouyoushuoming，ruguoshuomingdebuquanmian，qingzixunchangjia。zheyang，shejirenyuanjiangnengweimeigedianyuanshezhishidangdeshejiyueshutiaojian。

請記住，使用LC配置測試PSRR/PSMR時有一個缺點。當掃描目標頻段時，為使ADC電源引腳達到所需的輸入電平，波形發生器輸出端所需的信號電平可能非常高。這是因為LC配置會在某一頻率（該頻率取決於所選的值）形xing成cheng陷xian波bo濾lv波bo器qi。這zhe會hui大da大da增zeng加jia陷xian波bo濾lv波bo器qi處chu的de接jie地di電dian流liu
，該gai電dian流liu可ke能neng會hui進jin入ru模mo擬ni輸shu入ru端duan。要yao解jie決jue這zhe一yi問wen題ti，隻zhi需xu在zai測ce試shi頻pin率lv造zao成cheng測ce量liang困kun難nan時shi換huan入ru新xin的deLC值。這裏還應注意，LC網絡在直流條件下也會發生損耗。記住要在ADC的電源引腳上測量直流電源，以便補償該損耗。例如，+5V電源經過LC網絡後，係統板上可能隻有+4.8V。要補償該損耗，隻需升高電源電壓即可。
[page]
PSMR的測量方式基本上與PSRR相同。不過在測量PSMR時，需將一個模擬輸入頻率施加於測試設置，如圖3所示。
                                
另一個區別是僅在低頻施加調製或誤差信號，目的是觀察此信號與施加於轉換器的模擬輸入頻率的混頻效應。對於這種測試，通常使用1-100kHz 頻(pin)率(lv)。隻(zhi)要(yao)能(neng)在(zai)基(ji)頻(pin)周(zhou)圍(wei)看(kan)到(dao)誤(wu)差(cha)信(xin)號(hao)即(ji)混(hun)頻(pin)結(jie)果(guo)，則(ze)說(shuo)明(ming)誤(wu)差(cha)信(xin)號(hao)的(de)幅(fu)度(du)可(ke)以(yi)保(bao)持(chi)相(xiang)對(dui)恒(heng)定(ding)。但(dan)也(ye)不(bu)妨(fang)改(gai)變(bian)所(suo)施(shi)加(jia)的(de)調(tiao)製(zhi)誤(wu)差(cha)信(xin)號(hao)幅(fu)度(du)，以(yi)便(bian)進(jin)行(xing)檢(jian)查(zha)，確(que)保(bao)此(ci)值(zhi)恒(heng)定(ding)。為(wei)了(le)獲(huo)得(de)最(zui)終(zhong)結(jie)果(guo)，最(zui)高(gao)（最差）調製雜散相對於基頻的幅度之差將決定PSMR規格。圖4所示為實測PSMR FFT頻譜的示例。
                       
電源噪聲分析

對於轉換器和最終的係統而言
，必須確保任意給定輸入上的噪聲不會影響性能。前麵已經介紹了PSRR
、PSMR及ji其qi重zhong要yao意yi義yi
，下xia麵mian將jiang通tong過guo一yi個ge示shi例li說shuo明ming如ru何he應ying用yong所suo測ce得de的de數shu值zhi。該gai示shi例li將jiang有you助zhu於yu設she計ji人ren員yuan明ming白bai，為wei了le了le解jie電dian源yuan噪zao聲sheng並bing滿man足zu係xi統tong設she計ji需xu求qiu，應ying當dang注zhu意yi哪na些xie方fang麵mian以yi及ji如ru何he正zheng確que設she計ji。

首先選擇轉換器，然後選擇調節器
、LDO、開關調節器或其它器件。並非所有調節器都適用。應當查看調節器數據手冊中的噪聲和紋波指標
，以及開關頻率（如果使用開關調節器）。典型調節器在100 kHz帶寬內可能具有10 μV rms噪聲。假設該噪聲為白噪聲，則它在目標頻段內相當於31.6 nVrms/rt-Hz的噪聲密度。

接著檢查轉換器的電源抑製指標
，了解轉換器的性能何時會因為電源噪聲而下降。在fs/2的第一奈奎斯特區，大多數高速轉換器的PSRR典型值為 60 dB （1 mV/V）。如果數據手冊未給出該值，請按照上述方法進行測量
，或者詢問廠家。

使用一個2Vpp滿量程輸入範圍、78dB SNR和125MSPS采樣速率的16位ADC
，其噪聲基底為11.26 nVrms。任何來源的噪聲都必須低於此值，以防其影響轉換器。在第一奈奎斯特區，轉換器噪聲將是89.02 μV rms （11.26 nVrms/rt-Hz） × sqrt（125MHz/2）。雖然調節器的噪聲（31.6 nv/rt-Hz）是轉換器的兩倍以上
，但轉換器有60dB的PSRR，它會將開關調節器的噪聲抑製到31.6 pV/rt-Hz （31.6 nV/rt-Hz × 1 mV/V）。這一噪聲比轉換器的噪聲基底小得多，因此調節器的噪聲不會降低轉換器的性能。

電源濾波
、接地和布局同樣重要。在ADC電源引腳上增加0.1μF電dian容rong可ke使shi噪zao聲sheng低di於yu上shang述shu計ji算suan值zhi。請qing記ji住zhu，某mou些xie電dian源yuan引yin腳jiao吸xi取qu的de電dian流liu較jiao多duo，或huo者zhe比bi其qi它ta電dian源yuan引yin腳jiao更geng敏min感gan。因yin此ci應ying當dang慎shen用yong去qu耦ou電dian容rong
，但dan要yao注zhu意yi某mou些xie電dian源yuan引yin腳jiao可ke能neng需xu要yao額e外wai的de去qu耦ou電dian容rong。在zai電dian源yuan輸shu出chu端duan增zeng加jia一yi個ge簡jian單dan的deLC濾波器也有助於降低噪聲。不過，當使用開關調節器時，級聯濾波器能將噪聲抑製到更低水平。需要記住的是，每增加一級增益就會每10倍頻程增加大約20dB。

最zui後hou需xu要yao注zhu意yi的de一yi點dian是shi，上shang述shu分fen析xi僅jin針zhen對dui單dan個ge轉zhuan換huan器qi而er言yan。如ru果guo係xi統tong涉she及ji到dao多duo個ge轉zhuan換huan器qi或huo通tong道dao
，噪zao聲sheng分fen析xi將jiang有you所suo不bu同tong。例li如ru
，超chao聲sheng係xi統tong采cai用yong許xu多duoADC通道，這些通道以數字方式求和來提高動態範圍。基本原理是：通道數量每增加一倍，轉換器/係統的噪聲基底就會降低3dB。對於上例，如果使用兩個轉換器
，轉換器的噪聲基底將變為一半（-3dB）；如果使用四個轉換器，噪聲基底將變為-6dB。之所以如此，是因為每個轉換器可以當作不相關的噪聲源來對待。不相關噪聲源彼此之間是獨立的，因此可以進行RSS（平方和的平方根）計算。最終
，隨著通道數量增加，係統的噪聲基底降低，係統將變得更敏感
，對電源的設計約束條件也更嚴格。

本文小結

要想消除應用中的所有電源噪聲是不可能的。任何係統都不可能完全不受電源噪聲的影響。因此
，作為ADC的用戶，設計人員必須在電源設計和布局布線階段就做好積極應對。下麵是一些有用的提示，可幫助設計人員最大程度地提高PCB對電源變化的抗擾度：

對到達係統板的所有電源軌和總線電壓去耦。

記住：每增加一級增益就會每10倍頻程增加大約20 dB。

如果電源引線較長並為特定IC、器件和/或區域供電，則應再次去耦。

對高頻和低頻都要去耦。

去耦電容接地前的電源入口點常常使用串聯鐵氧體磁珠。對進入係統板的每個電源電壓都要這樣做，無論它是來自LDO還是來自開關調節器。

對於加入的電容，應使用緊密疊置的電源和接地層（間距≤4密爾）
，從而使PCB設計本身具備高頻去耦能力。

同任何良好的電路板布局一樣

，電源應遠離敏感的模擬電路
，如ADC的前端級和時鍾電路等。

良好的電路分割至關重要
，可以將一些元件放在PCB的背麵以增強隔離。

注意接地返回路徑

，特別是數字側，確保數字瞬變不會返回到電路板的模擬部分。某些情況下
，分離接地層也可能有用。

將模擬和數字參考元件保持在各自的層麵上。這一常規做法可增強對噪聲和耦合交互作用的隔離。

遵循IC製造商的建議；如果應用筆記或數據手冊沒有直接說明，則應研究評估板。這些都是非常好的起步工具。