點評：自動布線必然要占用更大的PCB麵積，同時產生比手動布線多好多倍的過孔
，在批量很大的產品中，PCB廠家降價所考慮的因素除了商務因素外，就是線寬和過孔數量
，它們分別影響到PCB的成品率和鑽頭的消耗數量，節約了供應商的成本
，也就給降價找到了理由。

　　

　　

點評：信(xin)號(hao)需(xu)要(yao)上(shang)下(xia)拉(la)的(de)原(yuan)因(yin)很(hen)多(duo)，但(dan)也(ye)不(bu)是(shi)個(ge)個(ge)都(dou)要(yao)拉(la)。上(shang)下(xia)拉(la)電(dian)阻(zu)拉(la)一(yi)個(ge)單(dan)純(chun)的(de)輸(shu)入(ru)信(xin)號(hao)
，電(dian)流(liu)也(ye)就(jiu)幾(ji)十(shi)微(wei)安(an)以(yi)下(xia)，但(dan)拉(la)一(yi)個(ge)被(bei)驅(qu)動(dong)了(le)的(de)信(xin)號(hao)
，其(qi)電(dian)流(liu)將(jiang)達(da)毫(hao)安(an)級(ji)，現(xian)在(zai)的(de)係(xi)統(tong)常(chang)常(chang)是(shi)地(di)址(zhi)數(shu)據(ju)各(ge)32位，可能還有244/245隔離後的總線及其它信號，都上拉的話，幾瓦的功耗就耗在這些電阻上了。

　　

　　

點評：不用的I/O口如果懸空的話
，受外界的一點點幹擾就可能成為反複振蕩的輸入信號了
，而MOS器件的功耗基本取決於門電路的翻轉次數。如果把它上拉的話，每個引腳也會有微安級的電流
，所以最好的辦法是設成輸出(當然外麵不能接其它有驅動的信號)

　　

　　

點評：FGPA的功耗與被使用的觸發器數量及其翻轉次數成正比
，所以同一型號的FPGA在不同電路不同時刻的功耗可能相差100倍。盡量減少高速翻轉的觸發器數量是降低FPGA功耗的根本方法。

　　

　　

點評：對於內部不太複雜的芯片功耗是很難確定的，它主要由引腳上的電流確定

，一個ABT16244，沒有負載的話耗電大概不到1毫安
，但它的指標是每個腳可驅動60毫安的負載(如匹配幾十歐姆的電阻)
，即滿負荷的功耗最大可達60*16=960mA，當然隻是電源電流這麼大，熱量都落到負載身上了。

　　

　　

點評：大部分存儲器的功耗在片選有效時(不論OE和WE如何)將比片選無效時大100倍以上，所以應盡可能使用CS來控製芯片，並且在滿足其它要求的情況下盡可能縮短片選脈衝的寬度。

　　

　　

點評：除了少數特定信號外(如100BASE-T、CML)，都是有過衝的，隻要不是很大，並不一定都需要匹配，即使匹配也並非要匹配得最好。象TTL的輸出阻抗不到50歐姆，有的甚至20歐ou姆mu，如ru果guo也ye用yong這zhe麼me大da的de匹pi配pei電dian阻zu的de話hua，那na電dian流liu就jiu非fei常chang大da了le
，功gong耗hao是shi無wu法fa接jie受shou的de，另ling外wai信xin號hao幅fu度du也ye將jiang小xiao得de不bu能neng用yong，再zai說shuo一yi般ban信xin號hao在zai輸shu出chu高gao電dian平ping和he輸shu出chu低di電dian平ping時shi的de輸shu出chu阻zu抗kang並bing不bu相xiang同tong，也ye沒mei辦ban法fa做zuo到dao完wan全quan匹pi配pei。所suo以yi對duiTTL、LVDS、422等信號的匹配隻要做到過衝可以接受即可。

　　

　　

點評：硬件隻是搭個舞台
，唱戲的卻是軟件，總線上幾乎每一個芯片的訪問
、每一個信號的翻轉差不多都由軟件控製的，如果軟件能減少外存的訪問次數(多使用寄存器變量、多使用內部CACHE等)
、及時響應中斷(中斷往往是低電平有效並帶有上拉電阻)及其它爭對具體單板的特定措施都將對降低功耗作出很大的貢獻。