（1）盡量在關鍵元件，如ROM、RAM等芯片旁邊安裝去耦電容。實際上，印製電路板走線
、引腳連線和接線等都可能含有較大的電感效應。大的電感可能會在Vcc走線上引起嚴重的開關噪聲尖峰。防止Vcc走線上開關噪聲尖峰的唯一方法，是在VCC與電源地之間安放一個0.1uF的電子去耦電容。如果電路板上使用的是表麵貼裝元件，可以用片狀電容直接緊靠著元件，在Vcc引腳上固定。最好是使用瓷片電容

，這是因為這種電容具有較低的靜電損耗（ESL）和高頻阻抗，另外這種電容溫度和時間上的介質穩定性也很不錯。盡量不要使用鉭電容，因為在高頻下它的阻抗較高。

（2） 在元器件的布局方麵
，應該把相互有關的元件盡量放得靠近一些，例如，時鍾發生器、晶振、CPU的時鍾輸入端都易產生噪聲，在放置的時候應把它們靠近些。對於那些易產生噪聲的器件
、小電流電路、大電流電路開關電路等，應盡量使其遠離單片機的邏輯控製電路和存儲電路（ROM


、RAM）
，如果可能的話，可以將這些電路另外製成電路板
，這樣有利於抗幹擾
，提高電路工作的可靠性。

 

 

影響單片機係統可靠安全運行的主要因素主要來自係統內部和外部的各種電氣幹擾，並受係統結構設計

、元器件選擇、安裝、製(zhi)造(zao)工(gong)藝(yi)影(ying)響(xiang)。這(zhe)些(xie)都(dou)構(gou)成(cheng)單(dan)片(pian)機(ji)係(xi)統(tong)的(de)幹(gan)擾(rao)因(yin)素(su)
，常(chang)會(hui)導(dao)致(zhi)單(dan)片(pian)機(ji)係(xi)統(tong)運(yun)行(xing)失(shi)常(chang)

，輕(qing)則(ze)影(ying)響(xiang)產(chan)品(pin)質(zhi)量(liang)和(he)產(chan)量(liang)，重(zhong)則(ze)會(hui)導(dao)致(zhi)事(shi)故(gu)，造(zao)成(cheng)重(zhong)大(da)經(jing)濟(ji)損(sun)失(shi)。 

 形成幹擾的基本要素有三個：

（1）幹擾源。指產生幹擾的元件、設備或信號


，用數學語言描述如下：du/dt， di/dt大的地方就是幹擾源。如：雷電、繼電器、可控矽、電機、高頻時鍾等都可能成為幹擾源。

（2）傳播路徑。指幹擾從幹擾源傳播到敏感器件的通路或媒介。典型的幹擾傳播路徑是通過導線的傳導和空間的輻射。

（3）敏感器件。指容易被幹擾的對象。如：A/D、D/A變換器，單片機
，數字IC，弱信號放大器等。

 

 

1、在印製電路板的電源輸入端跨接100uF左右的電解電容
，如果體積允許的話

，電容量大一些則更好。

2、原則上每個集成電路芯片的旁邊都需要放置一個0.01uF的瓷片電容
，如果電路板的空隙太小而放置不下時，可以每10個芯片左右放置一個1～10的鉭電容。

3
、對於抗幹擾能力弱、關斷時電流變化大的元件和RAM

、ROM等存儲元件，應該在電源線（Vcc）和地線之間接入去耦電容。

4、電容的引線不要太長，特別是高頻旁路電容不能帶引線。

 

在單片機控製係統中，地線的種類有很多
，有係統地
、屏蔽地、邏輯地、模擬地等，地線是否布局合理
，將決定電路板的抗幹擾能力。在設計地線和接地點的時候，應該考慮以下問題：

 

1
、邏luo輯ji地di和he模mo擬ni地di要yao分fen開kai布bu線xian，不bu能neng合he用yong
，將jiang它ta們men各ge自zi的de地di線xian分fen別bie與yu相xiang應ying的de電dian源yuan地di線xian相xiang連lian。在zai設she計ji時shi

，模mo擬ni地di線xian應ying盡jin量liang加jia粗cu
，而er且qie盡jin量liang加jia大da引yin出chu端duan的de接jie地di麵mian積ji。一yi般ban來lai講jiang，對dui於yu輸shu入ru輸shu出chu的de模mo擬ni信xin號hao，與yu單dan片pian機ji電dian路lu之zhi間jian最zui好hao通tong過guo光guang耦ou進jin行xing隔ge離li。

2
、在設計邏輯電路的印製電路版時
，其地線應構成閉環形式，提高電路的抗幹擾能力。

3、地(di)線(xian)應(ying)盡(jin)量(liang)的(de)粗(cu)。如(ru)果(guo)地(di)線(xian)很(hen)細(xi)的(de)話(hua)，則(ze)地(di)線(xian)電(dian)阻(zu)將(jiang)會(hui)較(jiao)大(da)
，造(zao)成(cheng)接(jie)地(di)電(dian)位(wei)隨(sui)電(dian)流(liu)的(de)變(bian)化(hua)而(er)變(bian)化(hua)，致(zhi)使(shi)信(xin)號(hao)電(dian)平(ping)不(bu)穩(wen)，導(dao)致(zhi)電(dian)路(lu)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)下(xia)降(jiang)。在(zai)布(bu)線(xian)空(kong)間(jian)允(yun)許(xu)的(de)情(qing)況(kuang)下(xia)
，要(yao)保(bao)證(zheng)主(zhu)要(yao)地(di)線(xian)的(de)寬(kuan)度(du)至(zhi)少(shao)在(zai)2～3mm以上，元件引腳上的接地線應該在1.5mm左右。

4
、要注意接地點的選擇。當電路板上信號頻率低於1MHz時(shi)
，由(you)於(yu)布(bu)線(xian)和(he)元(yuan)件(jian)之(zhi)間(jian)的(de)電(dian)磁(ci)感(gan)應(ying)影(ying)響(xiang)很(hen)小(xiao)，而(er)接(jie)地(di)電(dian)路(lu)形(xing)成(cheng)的(de)環(huan)流(liu)對(dui)幹(gan)擾(rao)的(de)影(ying)響(xiang)較(jiao)大(da)，所(suo)以(yi)要(yao)采(cai)用(yong)一(yi)點(dian)接(jie)地(di)，使(shi)其(qi)不(bu)形(xing)成(cheng)回(hui)路(lu)。當(dang)電(dian)路(lu)板(ban)上(shang)信(xin)號(hao)頻(pin)率(lv)高(gao)於(yu)10MHz時shi
，由you於yu布bu線xian的de電dian感gan效xiao應ying明ming顯xian
，地di線xian阻zu抗kang變bian得de很hen大da，此ci時shi接jie地di電dian路lu形xing成cheng的de環huan流liu就jiu不bu再zai是shi主zhu要yao的de問wen題ti了le。所suo以yi應ying采cai用yong多duo點dian接jie地di，盡jin量liang降jiang低di地di線xian阻zu抗kang。

5、電源線的布置除了要根據電流的大小盡量加粗走線寬度外，在布線時還應使電源線、地(di)線(xian)的(de)走(zou)線(xian)方(fang)向(xiang)與(yu)數(shu)據(ju)線(xian)的(de)走(zou)線(xian)方(fang)身(shen)一(yi)致(zhi)在(zai)布(bu)線(xian)工(gong)作(zuo)的(de)最(zui)後(hou)

，用(yong)地(di)線(xian)將(jiang)電(dian)路(lu)板(ban)的(de)底(di)層(ceng)沒(mei)有(you)走(zou)線(xian)的(de)地(di)方(fang)鋪(pu)滿(man)
，這(zhe)些(xie)方(fang)法(fa)都(dou)有(you)助(zhu)於(yu)增(zeng)強(qiang)電(dian)路(lu)的(de)抗(kang)幹(gan)擾(rao)能(neng)力(li)。

6、數據線的寬度應盡可能地寬，以減小阻抗。數據線的寬度至少不小於0.3mm(12mil)
，如果采用0.46～0.5mm(18mil～20mil)則更為理想。

7、由於電路板的一個過孔會帶來大約10pF的(de)電(dian)容(rong)效(xiao)應(ying)，這(zhe)對(dui)於(yu)高(gao)頻(pin)電(dian)路(lu)，將(jiang)會(hui)引(yin)入(ru)太(tai)多(duo)的(de)幹(gan)擾(rao)
，所(suo)以(yi)在(zai)布(bu)線(xian)的(de)時(shi)候(hou)
，應(ying)盡(jin)可(ke)能(neng)地(di)減(jian)少(shao)過(guo)孔(kong)的(de)數(shu)量(liang)。再(zai)有(you)
，過(guo)多(duo)的(de)過(guo)孔(kong)也(ye)會(hui)造(zao)成(cheng)電(dian)路(lu)板(ban)的(de)機(ji)械(xie)強(qiang)度(du)降(jiang)低(di)。

一個單片機應用係統的硬件電路設計包含兩部分內容：一是係統擴展，即單片機內部的功能單元，如ROM、RAM
、I/O、定時器/計數器
、中(zhong)斷(duan)係(xi)統(tong)等(deng)不(bu)能(neng)滿(man)足(zu)應(ying)用(yong)係(xi)統(tong)的(de)要(yao)求(qiu)時(shi)，必(bi)須(xu)在(zai)片(pian)外(wai)進(jin)行(xing)擴(kuo)展(zhan)，選(xuan)擇(ze)適(shi)當(dang)的(de)芯(xin)片(pian)，設(she)計(ji)相(xiang)應(ying)的(de)電(dian)路(lu)。二(er)是(shi)係(xi)統(tong)的(de)配(pei)置(zhi)
，即(ji)按(an)照(zhao)係(xi)統(tong)功(gong)能(neng)要(yao)求(qiu)配(pei)置(zhi)外(wai)圍(wei)設(she)備(bei)

，如(ru)鍵(jian)盤(pan)、顯示器
、打印機、A/D
、D/A轉換器等，要設計合適的接口電路。

 

 

1、幹擾的分類有好多種，通常可以按照噪聲產生的原因
、傳導方式、波形特性等等進行不同的分類。按產生的原因分：可分為放電噪聲音、高頻振蕩噪聲、浪湧噪聲。按傳導方式分：可分為共模噪聲和串模噪聲。按波形分：可分為持續正弦波、脈衝電壓

、脈衝序列等等。

2、幹gan擾rao的de耦ou合he方fang式shi幹gan擾rao源yuan產chan生sheng的de幹gan擾rao信xin號hao是shi通tong過guo一yi定ding的de耦ou合he通tong道dao才cai對dui測ce控kong係xi統tong產chan生sheng作zuo用yong的de。因yin此ci，我wo有you有you必bi要yao看kan看kan幹gan擾rao源yuan和he被bei幹gan擾rao對dui象xiang之zhi間jian的de傳chuan遞di方fang式shi。幹gan擾rao的de耦ou合he方fang式shi，無wu非fei是shi通tong過guo導dao線xian
、空間、公共線等等，細分下來，主要有以下幾種：

（1）直接耦合：這是最直接的方式

，也是係統中存在最普遍的一種方式。比如幹擾信號通過電源線侵入係統。

（2）公共阻抗耦合：zheyeshichangjiandeouhefangshi，zhezhongxingshichangchangfashengzailianggedianludianliuyougongtongtongludeqingkuang。weilefangzhizhezhongouhe，tongchangzaidianlushejishangjiuyaokaolv。shiganraoyuanhebeiganraoduixiangjianmeiyougonggongzukang。

（3）電容耦合：又稱電場耦合或靜電耦合。是由於分布電容的存在而產生的耦合。

（4）電磁感應耦合：又稱磁場耦合。是由於分布電磁感應而產生的耦合。

（5）漏電耦合：這種耦合是純電阻性的，在絕緣不好時就會發生。 

常用硬件抗幹擾技術針對形成幹擾的三要素
，采取的抗幹擾主要有以下手段。

3、抑製幹擾源抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。

係統的擴展和配置應遵循以下原則：

 

1、盡可能選擇典型電路，並符合單片機常規用法。為硬件係統的標準化、模塊化打下良好的基礎

；

2、係統擴展與外圍設備的配置水平應充分滿足應用係統的功能要求

，並留有適當餘地，以便進行二次開發；

3
、硬件結構應結合應用軟件方案一並考慮。硬件結構與軟件方案會產生相互影響

，考慮的原則是：軟件能實現的功能盡可能由軟件實殃，以簡化硬件結構。但必須注意，由軟件實現的硬件功能，一般響應時間比硬件實現長，且占用CPU時間
；

4
、係統中的相關器件要盡可能做到性能匹配。如選用CMOS芯片單片機構成低功耗係統時
，係統中所有芯片都應盡可能選擇低功耗產品；

5、可靠性及抗幹擾設計是硬件設計必不可少的一部分，它包括芯片
、器件選擇、去耦濾波、印刷電路板布線
、通道隔離等；

6、單(dan)片(pian)機(ji)外(wai)圍(wei)電(dian)路(lu)較(jiao)多(duo)時(shi)
，必(bi)須(xu)考(kao)慮(lv)其(qi)驅(qu)動(dong)能(neng)力(li)。驅(qu)動(dong)能(neng)力(li)不(bu)足(zu)時(shi)
，係(xi)統(tong)工(gong)作(zuo)不(bu)可(ke)靠(kao)
，可(ke)通(tong)過(guo)增(zeng)設(she)線(xian)驅(qu)動(dong)器(qi)增(zeng)強(qiang)驅(qu)動(dong)能(neng)力(li)或(huo)減(jian)少(shao)芯(xin)片(pian)功(gong)耗(hao)來(lai)降(jiang)低(di)總(zong)線(xian)負(fu)載(zai)；

7、盡量朝“單片”方fang向xiang設she計ji硬ying件jian係xi統tong。係xi統tong器qi件jian越yue多duo，器qi件jian之zhi間jian相xiang互hu幹gan擾rao也ye越yue強qiang
，功gong耗hao也ye增zeng大da
，也ye不bu可ke避bi免mian地di降jiang低di了le係xi統tong的de穩wen定ding性xing。隨sui著zhe單dan片pian機ji片pian內nei集ji成cheng的de功gong能neng越yue來lai越yue強qiang，真zhen正zheng的de片pian上shang係xi統tongSoC已經可以實現，如ST公司新近推出的μPSD32××係列產品在一塊芯片上集成了80C32核、大容量FLASH存儲器、SRAM
、A/D、I/O、兩個串口、看門狗、上電複位電路等等。