中心議題：

• 電路板自動測試係統的總體結構
• 電路板自動測試係統詳細設計

解決方案：

• 針床設計
• 信號采集
• 信號傳輸和控製協議
• 係統的軟件設計

benwenjieshaoleyizhongtongyongdedianlubanzidongceshixitongdeshejiyushixian。xitongcongzhenchuangdaoceshiruanjiandegegehuanjiedoucaiyonglekaifangxingdesheji，tongyongxinghenqiang，keyiyongyuduozhongdianlubandezidongceshi
；具有高達2 Gｓ/ｓ 的信號采樣率，可以比較準確地采集頻率為153 MHz 的信號，用於多款電路板的測試。

電dian路lu板ban已yi經jing成cheng為wei當dang今jin電dian子zi產chan品pin的de重zhong要yao組zu成cheng部bu分fen
，隨sui著zhe電dian子zi技ji術shu及ji印yin製zhi板ban製zhi造zao技ji術shu的de發fa展zhan，現xian代dai電dian子zi產chan品pin日ri趨qu複fu雜za，印yin製zhi電dian路lu板ban的de密mi度du日ri趨qu增zeng加jia，隨sui之zhi而er來lai的de是shi印yin製zhi板ban的de測ce試shi及ji修xiu理li也ye愈yu加jia困kun難nan。為wei了le提ti高gao印yin製zhi電dian路lu板ban的de檢jian測ce及ji維wei修xiu的de自zi動dong化hua程cheng度du

，設she計ji電dian路lu板ban的de自zi動dong測ce試shi係xi統tong是shi非fei常chang必bi要yao的de。

目前，印製電路板自動測試技術發展迅速，印製板在線測試係統（ATE）廣泛應用於印製板光板及各種產品的印製電路板的生產

、檢測和維修等環節。由於用戶的測試要求、測試對象各不相同，其具體性能（或功能）

、測試原理及測試方法也各不相同，它需要量體裁衣
、dantaidingzhicainengmanzuyonghudeyaoqiu
，bingqiexitongdetongyongxingjiaocha

，ziyuankezhongfuliyonglvdi。jianyushangshuzhuangkuang
，benwenshejileyikuanjiaoweitongyongdezidongceshixitong，yonglaiceshidianlubanshifougongzuozhengchang，shixianleduiduokuandianlubandezaixianceshi。

1 係統的總體結構

1.1 係統總體考慮
本ben係xi統tong的de主zhu要yao目mu的de是shi測ce試shi電dian路lu板ban是shi否fou工gong作zuo正zheng常chang，是shi通tong過guo對dui電dian路lu板ban上shang關guan鍵jian信xin號hao進jin行xing測ce試shi來lai達da到dao的de。因yin此ci


，本ben係xi統tong的de任ren務wu就jiu是shi對dui電dian路lu板ban上shang的de關guan鍵jian信xin號hao進jin行xing采cai集ji，通tong過guoPC 端的軟件進行分析得出測試結果。係統分為針床
、信號采集和傳輸模塊、測試軟件3個部分。作為一個通用的測試係統
，在3 個部分中均考慮了較強的通用性。

1.2 係統結構
本自動測試係統的結構框圖見圖1。係統的工作原理是：通過針床將待測信號導出，FPGA 通過控製多路模擬開關將待測信號采集進來，將數據通過相應協議傳送到PC 機，用自動測試軟件測試各個信號是否正常。

由於待測信號的頻率相差較大
，有直流信號，也有頻率高於103 MHz 的脈衝信號，以及在其間的多種頻率的信號，因此本係統采用低頻和高頻2 組信號采樣電路
，來適應不同信號采集的需要。

2 係統詳細設計

2.1 針床設計
針(zhen)床(chuang)是(shi)電(dian)路(lu)板(ban)測(ce)試(shi)係(xi)統(tong)的(de)重(zhong)要(yao)部(bu)件(jian)
，是(shi)電(dian)路(lu)板(ban)信(xin)號(hao)導(dao)出(chu)的(de)平(ping)台(tai)。針(zhen)床(chuang)的(de)通(tong)用(yong)性(xing)較(jiao)差(cha)，一(yi)般(ban)是(shi)每(mei)種(zhong)電(dian)路(lu)板(ban)對(dui)應(ying)一(yi)個(ge)特(te)定(ding)的(de)針(zhen)床(chuang)，這(zhe)使(shi)係(xi)統(tong)的(de)通(tong)用(yong)性(xing)受(shou)到(dao)很(hen)大(da)的(de)限(xian)製(zhi)。為(wei)使(shi)針(zhen)床(chuang)具(ju)有(you)一(yi)定(ding)的(de)通(tong)用(yong)性(xing)，本(ben)係(xi)統(tong)中(zhong)對(dui)針(zhen)床(chuang)的(de)相(xiang)關(guan)部(bu)件(jian)進(jin)行(xing)了(le)一(yi)些(xie)改(gai)進(jin)：

（1）探針設計。探針見圖2 ａ。本探針是以目前市場上的探針為基礎、自行設計的內含彈簧的探針
，易於固定
，信號導出方便：
探針的一端為探頭，是與電路板接觸
，並導出信號的部分；另一端是固定座，是絕緣體
，中空，內含彈簧，使探頭能夠伸縮；中(zhong)間(jian)為(wei)信(xin)號(hao)的(de)導(dao)出(chu)端(duan)子(zi)。為(wei)減(jian)少(shao)各(ge)個(ge)信(xin)號(hao)間(jian)的(de)幹(gan)擾(rao)
，導(dao)線(xian)均(jun)采(cai)用(yong)屏(ping)蔽(bi)線(xian)。為(wei)適(shi)應(ying)不(bu)同(tong)信(xin)號(hao)要(yao)求(qiu)，按(an)粗(cu)細(xi)和(he)允(yun)許(xu)的(de)信(xin)號(hao)帶(dai)寬(kuan)要(yao)求(qiu)探(tan)針(zhen)分(fen)為(wei)多(duo)種(zhong)型(xing)號(hao)，使(shi)用(yong)時(shi)根(gen)據(ju)需(xu)要(yao)對(dui)探(tan)針(zhen)型(xing)號(hao)進(jin)行(xing)選(xuan)擇(ze)。
[page]
（2）探針的固定：在本係統的針床上，探針的固定是采用兩塊相同的探針固定板和4 塊擋板組成
，固定板和探針的固定示意圖見圖2 b 和圖2ｃ：gudingbandedaxiaoyudaicebanxiangtong，banshanggudingkongweizhixugenjudianlubandejishuwenjianlaiqueding，kongdedaxiaoxugenjuxuanqutanzhendexinghaolaijueding。dangbankeyizaizhenggezhenchuangdedizuoshangjinxingyidongtiaozheng
，yishiyingbutongchicundianlubandegudingyaoqiu；擋板的寬度，前後兩個為233 mm，左右兩個為73 mm。

2.2 信號采集
電路板上輸出的待測信號主要有三類：電源信號
、脈衝數字信號


、電(dian)平(ping)變(bian)換(huan)信(xin)號(hao)。此(ci)外(wai)還(hai)有(you)一(yi)些(xie)頻(pin)率(lv)較(jiao)高(gao)的(de)模(mo)擬(ni)信(xin)號(hao)，如(ru)音(yin)視(shi)頻(pin)信(xin)號(hao)，此(ci)類(lei)信(xin)號(hao)一(yi)般(ban)不(bu)作(zuo)為(wei)關(guan)鍵(jian)測(ce)試(shi)信(xin)號(hao)
，若(ruo)需(xu)測(ce)試(shi)時(shi)可(ke)按(an)高(gao)頻(pin)信(xin)號(hao)進(jin)行(xing)采(cai)集(ji)。其(qi)中(zhong)電(dian)源(yuan)信(xin)號(hao)和(he)電(dian)平(ping)變(bian)換(huan)信(xin)號(hao)均(jun)可(ke)視(shi)為(wei)直(zhi)流(liu)信(xin)號(hao)來(lai)采(cai)集(ji)，用(yong) AD7864 完成采集。而脈衝數字信號的頻率較高
，動輒就幾十兆赫茲甚至上百兆赫茲，需要用高速的AD（本係統中用的是AT84AD331） 來進行采集，並且需要對頻率進行測量。因此本係統信號采集分為低頻和高頻兩個部分，下麵分別敘述：

（1）低頻部分。本部分主要采集的是電源信號和電平變換信號，采用AD7864 作為采集芯片。AD7864 具有片內時鍾、讀寫允許邏輯、多種通道選擇方式以及內部精確的2。5 V 參考電壓
，這使得其與高速處理器的接口變得非常簡單。AD7864 轉換後的數據讀取采用轉換後讀取數據的方式，其讀取時序見圖3。

采集到的數據為D3～D11 共12 位，需根據采集到的數據來計算電壓值，計算公式如下：

當D11 位為3 時，電壓為正值，計算公式為：

當D11 位為1 時
，電壓為負值，計算公式為：

以上兩式中D 為讀取的12 位數據，ＦＳＲ 為AD7864 的測量範圍，本例中為23 V（測量範圍為V）。
[page]
（2）高(gao)頻(pin)部(bu)分(fen)。主(zhu)要(yao)是(shi)對(dui)脈(mai)衝(chong)數(shu)字(zi)信(xin)號(hao)的(de)采(cai)集(ji)，包(bao)括(kuo)頻(pin)率(lv)測(ce)量(liang)和(he)信(xin)號(hao)采(cai)集(ji)兩(liang)個(ge)部(bu)分(fen)。脈(mai)衝(chong)數(shu)字(zi)信(xin)號(hao)的(de)頻(pin)率(lv)是(shi)確(que)定(ding)電(dian)路(lu)板(ban)是(shi)否(fou)工(gong)作(zuo)正(zheng)常(chang)的(de)重(zhong)要(yao)參(can)數(shu)
，因(yin)此(ci)確(que)定(ding)脈(mai)衝(chong)信(xin)號(hao)的(de)頻(pin)率(lv)是(shi)否(fou)正(zheng)常(chang)是(shi)本(ben)測(ce)試(shi)係(xi)統(tong)的(de)必(bi)要(yao)工(gong)作(zuo)。本(ben)係(xi)統(tong)是(shi)將(jiang)待(dai)測(ce)信(xin)號(hao)接(jie)入(ru)FPGA 與53MHz 的高精度時鍾同時開始計數，一段時間後，通過兩個信號的計數值來計算脈衝信號頻率的。信號采集是以AT84AD331 作為采集芯片。AT84AD331 與EP2S63 的連接見圖4。

AT84AD331 可以配置成I 路和Q 路單獨使用，此時可以同時采集兩路信號，最高采樣率為1 Gｓ/ｓ；也可以配置成Ｉ 和Ｑ 路的交錯采樣，此時隻能采集1 路信號，等效采樣率為2 Gｓ/ｓ，使用時可以根據需要對該芯片進行在線配置。FPGA 對AT84AD331數據讀取時序見圖5。

由於AT84AD331 輸入信號為差分信號，且信號峰峰值要求不超過533 mV。電路板上的待測信號都是單端的並且峰峰值一般在4 V～5 V 之間。本係統中采用了13∶1 的變壓器耦合輸入方式，可以完成單端信號到差分信號的轉換，並且使信號電壓滿足要求。

在FPGA 內部完成對LVDS 信號的讀取、組合、排序以及存儲等操作。一般情況下存儲的采樣點的值在1 333 以內，然後對這些采樣點的值進行計算，可以得到實際電壓值，計算公式如下：

[page]
2.3 數據傳輸和控製協議
係統中待測信號較多，低頻和高頻部分分別是32 個

，而數據采集芯片都隻有一個，各個信號都是由FPGA 控製模擬開關分時地進行采集的。為使各個通道的數據存儲
、傳輸和控製有序地進行，在FPGA 中為每一個信號都設置了工作狀態控製模塊和數據存儲模塊（以下稱為寄存器和數據存儲器）。本係統中所有控製過程的命令都是從PC 端發出的

，FPGA 接收控製指令後

，按指令進行相應的操作。

（1）寄存器和數據存儲器介紹。FPGA 對每一路信號都設有5 bit 的控製寄存器、12 bit 的最終結果寄存器和16 bit 的原始數據存儲器。此外在高頻部分還擁有一個公共的高速采樣數據的存儲器，大小為1 ｋB
，及其對應的一個8 bit 的控製寄存器。5 bit的控製寄存器每個通道隻設有一個，該寄存器D3 位為數據準備好標誌（1 有效），其餘4 位為控製位
，各位的功能見表1
，每一位都是1 為肯定，每一位都可通過PC 端發來的控製指令更改，FPGA 隻能向D3 位寫1 ，表示數據已經準備好。上電或複位後該寄存器值為33333B。

表1 5bit控製寄存器的位功能

12 bit 的最終結果寄存器每個通道也隻設有一個，該寄存器的值是向PC 機發送的最終結果。該寄存器的數據在低頻和高頻部分
，存放的數據不同：低頻部分存放的是13 次采樣結果的平均值，高頻部分存放的是計算後的頻率值。

16 bit 的原始數據存儲器
，其低頻和高頻部分的數量是不相同的：高頻部分一般是2 個，分別用來存放標準和待測時鍾的計數值
；低頻部分為13 個，用來存放13 個采樣點的值
，12 bit 的最終結果寄存器的值是根據這13 個數據的平均值。

高速采樣數據存儲器是高頻部分的32 路共有的，由於波形采樣的數據量比較大，本係統設計時在同一時刻隻允許采樣1 路信號
，采樣點數可以設定（最多為1 K），待這些數據全部發送出後
，才可以開始下一次采集。對應的控製寄存器的位功能見表2。

表2 高速采樣控製寄存器的位功能

其中D7～D4 為數據采集的點數設置，3333B 表示64 個，1111 表示1 324 個
，步進為64。D3～D1 為數據抽取的間隔設置，333 表示抽取間隔為3

，全部數據有效；111 表示抽取間隔為28，即每隔28 個點抽取一個點，步進為4。設置這幾位的目的是為了適應信號頻率的要求

，防止采集數據不足一周期的狀況發生。D3位為標誌位
，功能和操作與5 bit 的寄存器的對應位完全相同。本寄存器分高4 位和低4 位兩次設置。

（2）控製命令介紹。本係統中的控製命令都是由PC 機發出的，共8 個命令：選擇控製寄存器1（低頻部分）
；選擇控製寄存器2（高頻部分）；選擇控製寄存器3（高速采樣部分）
；寫控製寄存器數據；讀取數據1（低頻部分）；讀取數據2（高頻部分的頻率值）；讀取波形采樣數據；開始/停止測試。

PC 機發送的控製字都是8 位的，其中高3 位為控製命令字，用來區分8 個命令，低5 位為輔助功能，具體見表3。FPGA 接收到主機發來的命令信號後，按命令執行相應的操作。

表3 控製命令的位功能

（3） 數據傳輸過程簡述。係統中與PC 機的通信采用的是RS232 接口，數據的傳輸完全符合RS232 標準。現將數據的傳輸過程簡述如下：係統啟動後
，首先進行自檢，以確定係統工作是否正常
；係統工作正常後，PC 機通過測試軟件對FPGA 內部的各個寄存器進行配置
；然後發送開始命令，開始對有效的各個信號進行采集；采集完成後向PC 機返回信息，PC 機根據需要通過測試軟件從FPGA duquxiangyingtongdaodeshuju，jiangshujujisuanhouyubiaozhunzhijinxingbijiaobingdechuceshijieguo。yekeyigenjuxuyaoduqumouyitongdaodeyuanshishujuyijicaijimouyitongdaoxinhaodeboxing。zaiFPGA 內部還擁有關鍵信號（電源）的監測：任何一路電源信號不正常則重新進行采集，若3 次采集結果均不正常則直接關閉電路板的供電電源
，避免損壞電路板，並向PC 發送電源不正常的消息，並給出出現異常的通道號。
[page]
2.4 測試軟件設計
測試軟件是本係統的人機接口部分，在本係統中需包括如下功能：設置各個通道信號的參數值，並能保存和讀取設置的參數；顯示各個通道的信號測試結果
，並能夠保存
；能夠采集並顯示某一通道的信號波形。

yongyoushangshugongnengjikejinxingceshi，zhiyujiemianfangmiankeyigenjugerendexiguanheaihaojinxingsheji。benxitongdeceshiruanjianshixianleshangshudegongneng
，zhiyujiemianbingweizhuiqiumeiguan
，qigongnengdazhiruxia：

係統主界麵見圖6，除了“開始停止”鍵外，有設置
、查看信號波形和保存結果3 個按鈕
，還有一個結果的輸出窗口。

設置窗口見圖7，benchuangkouzhongkeyishezhimeiyiluxinhaodeshuxing，yekeyizhijietiaochuyiqianbaocundeshezhi，shezhiwanchenghoujikeangaishezhijinxingceshi。shezhiwanchenghou，keyijiangbencideshezhibaocunchengwenjian，yibianxiacizhijietiaochu。

查看信號波形的設置和顯示窗口見圖8。

3 結語

本文設計的電路板自動測試係統通用性強、使用方便
、工作穩定，可以應用於多款電路板的測試
；對不同的電路板，隻需製作2 塊對應的固定板即可。係統已經對123 mm×133 mm 和253mm×213 mm 兩款電路板進行測試，結果令人滿意。該係統具有一定的推廣價值。