1 引言

 

電磁兼容性(Electromagnetic Compatibility
，EMC)是指“一種器件、設備或係統的性能，它可以使其在自身環境下正常工作並且不會對此環境中任何其他設備產生強烈電磁幹擾(IEEEC 63.12-1987)”。對於無線接收設備來說
，采用非連續頻譜可部分實現EMC性能，但很多例子也表明EMC並不是總能做到。例如在電腦和測試設備之間、打印機和台式電腦間
、蜂窩電話和醫療儀器之間等都具有高頻幹擾

，我們把這種幹擾稱為電磁幹擾(Elec-tromagnetic Interference,EMI)。電磁幹擾是指那些不希望產生的
、影響器件或係統正常工作的雜波信號。

 

所有電器和電子設備工作時都會有間歇或連續性的電壓或電流變化，有時變化速率還相當快
，這樣

會導致在不同頻率內或頻帶間產生電磁能量，而相應的電路則會將這種能量發射到周圍的環境中。

 

EMI有兩條途徑離開或進入一個電路:輻射和傳導。信號輻射是通過外殼的縫、槽、開孔或其他缺口泄漏出去；傳導則通過耦合到電源、信號和控製線上離開外殼，在開放的空間中自由輻射，從而產生幹擾。

 

形成EMI必須具備三個基本要素：

 

(1)傳導或輻射的電磁幹擾源；

 

(2)耦合路徑；

 

(3)敏感部件(設備)。

 

例如在印製電路板(Printed Circuit Board，PCB)中
，電磁幹擾源於頻率發生電路、塑料封裝元件等的電磁輻射
、地線反彈噪聲、過長傳輸線及電纜互聯等；耦合路徑為能夠傳輸射頻(Radio Frequen-cy,RF)能量的介質
；如自由空間或金屬互聯等；敏感部件指能夠接收RF幹擾信號的器件。

 

 

根據電磁場的基本理論，當外部傳輸線或PCB印製線中存在有RF電dian流liu時shi

，電dian流liu從cong電dian流liu源yuan流liu到dao負fu載zai後hou，必bi須xu通tong過guo返fan回hui路lu徑jing返fan回hui到dao電dian流liu源yuan
，這zhe樣yang形xing成cheng了le閉bi合he電dian流liu環huan路lu，便bian會hui產chan生sheng磁ci場chang，該gai磁ci場chang同tong時shi又you會hui產chan生sheng一yi個ge輻fu射she電dian場chang。這zhe樣yang,通過電磁場的交互作用實現了RF能量的產生與傳播。因為PCB印製線與RF電流返回路徑間存在有一定的物理距離，磁場與返回結構間的磁通耦合將隻能接近而不能達到100%，這種一定量的未被耦合到返回結構的殘餘RF電流是PCB中引起電磁幹擾的主要原因，如圖1所示。

 

 

印(yin)製(zhi)電(dian)路(lu)板(ban)中(zhong)的(de)電(dian)磁(ci)幹(gan)擾(rao)問(wen)題(ti)包(bao)括(kuo)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)和(he)串(chuan)擾(rao)
，高(gao)頻(pin)載(zai)流(liu)導(dao)線(xian)產(chan)生(sheng)的(de)輻(fu)射(she)，印(yin)製(zhi)線(xian)條(tiao)對(dui)高(gao)頻(pin)輻(fu)射(she)的(de)感(gan)應(ying)等(deng)。其(qi)中(zhong)以(yi)高(gao)頻(pin)輻(fu)射(she)問(wen)題(ti)最(zui)為(wei)嚴(yan)重(zhong)，這(zhe)是(shi)因(yin)為(wei)電(dian)源(yuan)線(xian)、接(jie)地(di)線(xian)及(ji)信(xin)號(hao)線(xian)的(de)阻(zu)抗(kang)會(hui)隨(sui)著(zhe)頻(pin)率(lv)的(de)增(zeng)高(gao)而(er)增(zeng)大(da)
，故(gu)較(jiao)易(yi)通(tong)過(guo)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)產(chan)生(sheng)幹(gan)擾(rao)，同(tong)時(shi)頻(pin)率(lv)增(zeng)高(gao)使(shi)得(de)線(xian)路(lu)間(jian)寄(ji)生(sheng)電(dian)容(rong)的(de)容(rong)抗(kang)減(jian)小(xiao)

，因(yin)而(er)串(chuan)擾(rao)更(geng)易(yi)發(fa)生(sheng)。當(dang)模(mo)擬(ni)電(dian)路(lu)和(he)數(shu)字(zi)電(dian)路(lu)在(zai)同(tong)一(yi)塊(kuai)印(yin)製(zhi)電(dian)路(lu)板(ban)上(shang)混(hun)裝(zhuang)時(shi)，若(ruo)電(dian)源(yuan)與(yu)地(di)線(xian)共(gong)用(yong)，則(ze)可(ke)能(neng)產(chan)生(sheng)嚴(yan)重(zhong)的(de)公(gong)共(gong)阻(zu)抗(kang)耦(ou)合(he)問(wen)題(ti)，在(zai)地(di)線(xian)回(hui)路(lu)中(zhong)產(chan)生(sheng)的(de)幹(gan)擾(rao)電(dian)壓(ya)，嚴(yan)重(zhong)時(shi)可(ke)能(neng)高(gao)於(yu)接(jie)在(zai)公(gong)共(gong)回(hui)路(lu)中(zhong)的(de)模(mo)擬(ni)和(he)數(shu)字(zi)電(dian)路(lu)的(de)噪(zao)音(yin)容(rong)限(xian)
，而(er)造(zao)成(cheng)設(she)備(bei)工(gong)作(zuo)的(de)不(bu)穩(wen)定(ding)。

 

 

3.1  合理布局與布線

 

zaishebeineibu，bujuhuobuxianbudangshizaochengganraodeshouyaoyuanyin，daduoshudeganraoshifashengzaimonishuzihunpaidebujuwanghuobuxianbudangdeyinzhixianzhijian。suoyizhengquedebujuhebuxianshishebeikekaoyunxingdejibenbaozhengzhiyi。xianjianouhebuwaihushidipincichangdedianganouhehegaodianyaxiadedianrongouhe，xianjianjuliyuejin
，zexianjiandehuganhejingdianrongjiuyueda。duiyucichangouhelaishuo，liangdianlujiandeouheqingkuangyuganraoxinhaodepinlv、線路上流動的電流、線路間的距離、線路和地間的距離、耦合路徑的長度以及屏蔽層的接地方式有關。對電容耦合來說,電路間的耦合情況同樣也與幹擾信號的頻率、線間距離、屏蔽情況、線路上的電壓高低等因素有關。因此，合理布局和布線是PCB的EMC設計的關鍵，下麵提出具體的設計方案。

 

當高速、中zhong速su和he低di速su數shu字zi電dian路lu混hun用yong時shi，在zai印yin製zhi板ban上shang要yao給gei它ta們men分fen配pei不bu同tong的de布bu局ju區qu域yu。對dui低di電dian平ping模mo擬ni電dian路lu和he數shu字zi邏luo輯ji電dian路lu要yao盡jin可ke能neng地di分fen離li。因yin為wei這zhe種zhong布bu局ju可ke以yi使shi高gao頻pin電dian流liu在zai印yin製zhi板ban上shang的de走zou線xian路lu徑jing變bian短duan，有you助zhu於yu降jiang低di線xian路lu板ban內nei部bu的de串chuan擾rao、gonggongzukangouhehefushefashe。yuanqijiandebujushouxianyaokaolvdeyigeyinsujiushidianxingneng，balianxianguanximiqiedeyuanqijianjinliangfangzaiyiqi，gaosuxianzouxianjinkenengduan。gonglvxinhaohexiaoxinhaoqijianyaofenkai，zheyangkejianshaozujianzhijiandedianciganrao。

 

信號線上的傳輸時間對總的係統速度影響很大
，特別是對高速的發射極耦合邏輯(Emitter-Cou-pled Logic，ECL)電路，雖然集成電路塊本身速度很高
，但由於在底板上用普通的互連線(每30cm線長約有2ns的延遲量)帶來延遲時間的增加，可使係統速度大為降低,並(bing)可(ke)能(neng)導(dao)致(zhi)同(tong)步(bu)時(shi)序(xu)錯(cuo)誤(wu)。所(suo)以(yi)在(zai)係(xi)統(tong)布(bu)局(ju)時(shi)最(zui)好(hao)將(jiang)同(tong)步(bu)工(gong)作(zuo)部(bu)件(jian)放(fang)在(zai)同(tong)一(yi)塊(kuai)插(cha)件(jian)板(ban)上(shang)，因(yin)為(wei)到(dao)不(bu)同(tong)插(cha)件(jian)板(ban)上(shang)的(de)時(shi)鍾(zhong)信(xin)號(hao)的(de)傳(chuan)輸(shu)延(yan)遲(chi)時(shi)間(jian)不(bu)相(xiang)等(deng)，可(ke)能(neng)使(shi)移(yi)位(wei)寄(ji)存(cun)器(qi)產(chan)生(sheng)錯(cuo)誤(wu)邏(luo)輯(ji)；若不能放在一塊板上，也要盡可能保證公共時鍾源連到各插件板的時鍾線的長度相等。

 

jiaohaodeyinzhidianlubanbuxianfanganshirangmoniheshuzidianlufenbieyongyouzijidedianyuanhedixiantonglu，zheyangganraodianyajiubuhuichuxianzaidianludeshuruduanshang。zaikenengdeqingkuangxiajiakuandianludedianyuanyudixian，yijianxiaodianyuanyudixianhuiludezukang
，jianxiaorenhekenengzaidianyuanyudixianhuiluzhongdeganraodianya。

 

進行多層印製板設計時，首先要考慮的是帶寬。數字電路的EMC設計中要考慮的是數字脈衝的上升沿和下降沿所決定的頻帶寬而不是數字脈衝的重複頻率。矩形的周期數字脈衝的傅立葉展開見公式(1)。

 

式中：是數字脈衝寬度，是數字脈衝的上升時間，T是數字信號的重複周期
，A是信號幅值。根據這個結果可以把方形數字信號的印製板設計帶寬定為
，通常要考慮這個帶寬的10倍頻。所以在選擇邏輯器件時，要選上升時間比5ns長的器件，不要選擇比電路要求時序快的邏輯器件。而對於速度較快的邏輯電路，特別是超高速ECL集成電路來說
，因其邊沿速度增快，故走線的長度必須大大縮短以保持信號完整性。

 

根gen據ju克ke希xi霍huo夫fu定ding律lv，任ren何he時shi域yu信xin號hao由you源yuan到dao負fu載zai的de傳chuan輸shu都dou必bi須xu構gou成cheng一yi個ge完wan整zheng的de回hui路lu，一yi個ge頻pin域yu信xin號hao由you源yuan到dao負fu載zai的de傳chuan輸shu都dou必bi須xu有you一yi個ge最zui低di阻zu抗kang的de路lu徑jing。如ru果guo高gao頻pin輻fu射she電dian流liu不bu是shi經jing由you設she計ji中zhong的de回hui路lu到dao達da目mu的de負fu載zai，就jiu一yi定ding是shi通tong過guo某mou個ge客ke觀guan存cun在zai電dian回hui路lu到dao達da的de，這zhe一yi非fei正zheng常chang回hui路lu中zhong的de一yi些xie器qi件jian就jiu會hui遭zao受shou電dian磁ci幹gan擾rao。在zai數shu字zi電dian路lu設she計ji中zhong，不bu能neng忽hu略lve的de是shi存cun在zai於yu器qi件jian、導線
、印製線和插頭上的寄生電感、電容和導納。為此有以下幾條布線的共同原則：

 

(1)所suo有you平ping行xing信xin號hao線xian之zhi間jian要yao盡jin量liang留liu有you較jiao大da的de間jian隔ge，以yi減jian少shao串chuan擾rao。如ru果guo有you兩liang條tiao相xiang距ju較jiao近jin的de信xin號hao線xian，最zui好hao在zai兩liang線xian之zhi間jian走zou一yi條tiao接jie地di線xian
，可ke以yi起qi到dao屏ping蔽bi作zuo用yong。設she計ji信xin號hao傳chuan輸shu線xian時shi要yao避bi免mian急ji拐guai彎wan
，以yi防fang傳chuan輸shu線xian特te性xing阻zu抗kang的de突tu變bian而er產chan生sheng反fan射she和he振zhen鈴ling
，要yao盡jin量liang設she計ji成cheng具ju有you一yi定ding尺chi寸cun的de均jun勻yun的de圓yuan弧hu線xian。

 

(2)印製板上若裝有大電流器件，如繼電器、指示燈
、喇la叭ba等deng，它ta們men的de地di線xian最zui好hao單dan獨du走zou線xian，以yi減jian少shao地di線xian上shang的de噪zao聲sheng，這zhe些xie大da電dian流liu器qi件jian的de地di線xian應ying連lian到dao插cha件jian板ban或huo背bei板ban上shang的de獨du立li的de地di總zong線xian上shang去qu。如ru果guo板ban上shang有you小xiao信xin號hao放fang大da器qi，則ze放fang大da前qian的de弱ruo信xin號hao線xian要yao遠yuan離li強qiang信xin號hao線xian，而er且qie走zou線xian要yao盡jin可ke能neng短duan，如ru有you可ke能neng還hai要yao用yong地di線xian對dui其qi進jin行xing屏ping蔽bi。時shi鍾zhong電dian路lu和he高gao頻pin電dian路lu是shi主zhu要yao的de幹gan擾rao源yuan和he輻fu射she源yuan
，要yao單dan獨du安an排pai並bing遠yuan離li敏min感gan電dian路lu。

 

(3)電(dian)源(yuan)平(ping)麵(mian)應(ying)靠(kao)近(jin)接(jie)地(di)平(ping)麵(mian)，並(bing)且(qie)安(an)排(pai)在(zai)接(jie)地(di)平(ping)麵(mian)之(zhi)下(xia)。這(zhe)樣(yang)可(ke)以(yi)利(li)用(yong)兩(liang)金(jin)屬(shu)平(ping)板(ban)間(jian)的(de)電(dian)容(rong)作(zuo)電(dian)源(yuan)的(de)平(ping)滑(hua)電(dian)容(rong)

，同(tong)時(shi)接(jie)地(di)平(ping)麵(mian)還(hai)對(dui)電(dian)源(yuan)平(ping)麵(mian)上(shang)分(fen)布(bu)的(de)輻(fu)射(she)電(dian)流(liu)起(qi)到(dao)屏(ping)蔽(bi)作(zuo)用(yong)。

 

(4)把數字電路和模擬電路分開，有條件時將數字電路和模擬電路安排在不同層內。如果一定要安排在同一層
，可采用開溝
、加接地線條、分隔等方法補救，保證模擬和數字電路的相對獨立性。低速、中

速、高速邏輯電路應分區布設。

 

(5)要yao特te別bie注zhu意yi電dian流liu流liu過guo電dian路lu中zhong的de導dao線xian環huan路lu尺chi寸cun，因yin為wei這zhe些xie回hui路lu就jiu相xiang當dang於yu正zheng在zai工gong作zuo中zhong的de小xiao天tian線xian，隨sui時shi隨sui地di向xiang空kong間jian進jin行xing輻fu射she。特te別bie是shi要yao注zhu意yi時shi鍾zhong部bu分fen的de走zou線xian，因yin為wei這zhe部bu分fen是shi整zheng個ge電dian路lu中zhong工gong作zuo頻pin率lv最zui高gao的de，晶jing振zhen要yao盡jin量liang靠kao近jin集ji成cheng電dian路lu(IC)，且布線要較粗，晶振外殼要接地。

 

3.2  接地設計

 

印製板接地方案是印製板EMC設計的另一個基本的重要問題。RF電(dian)流(liu)從(cong)負(fu)載(zai)返(fan)回(hui)電(dian)流(liu)源(yuan)途(tu)中(zhong)必(bi)須(xu)流(liu)經(jing)一(yi)個(ge)零(ling)電(dian)位(wei)參(can)考(kao)結(jie)構(gou)
，一(yi)般(ban)為(wei)地(di)線(xian)或(huo)接(jie)地(di)層(ceng)，這(zhe)種(zhong)返(fan)回(hui)電(dian)流(liu)途(tu)經(jing)的(de)電(dian)位(wei)恒(heng)定(ding)的(de)平(ping)麵(mian)路(lu)徑(jing)通(tong)常(chang)稱(cheng)為(wei)參(can)考(kao)平(ping)麵(mian)。參(can)考(kao)平(ping)麵(mian)的(de)布(bu)置(zhi)有(you)利(li)於(yu)多(duo)層(ceng)PCB的磁通消除，但被分割的平麵由於形成電流環路，不能做為優化的返回平麵去除RF電流。為了利用參考平麵實現磁通消除的目的，必須使較大的頻譜能量流經的網絡緊鄰實際RF返回平麵，最好是零電位層。接地層最好在電源層之上
，因為各種邏輯器件的上拉/下拉電流比例可能很不對稱。其信號磁通相位的移動、較大的線感抗、較差的阻抗控製和噪聲不穩定性等使這些開關器件可能不能形成優化的磁通消除條件，所以建立接地平麵可以充分分流開關電流。

 

建立分布參數的概念，高於一定頻率時，任何金屬導線都要看成是由電阻
、電(dian)感(gan)構(gou)成(cheng)的(de)器(qi)件(jian)。所(suo)以(yi)接(jie)地(di)引(yin)線(xian)具(ju)有(you)一(yi)定(ding)的(de)阻(zu)抗(kang)並(bing)且(qie)構(gou)成(cheng)電(dian)氣(qi)回(hui)路(lu)，不(bu)管(guan)是(shi)采(cai)用(yong)單(dan)點(dian)接(jie)地(di)還(hai)是(shi)多(duo)點(dian)接(jie)地(di)

，都(dou)必(bi)須(xu)構(gou)成(cheng)低(di)阻(zu)抗(kang)回(hui)路(lu)進(jin)入(ru)真(zhen)正(zheng)的(de)大(da)地(di)或(huo)機(ji)架(jia)。

 

接地電流流經接地線時，會產生傳輸線效應和天線效應。當線條長度為1/4bochangshi，keyibiaoxianchuhengaodezukang，jiedixianshijishangshikailude
，jiedixianfanerchengweixiangwaifushedetianxian，zuihoujiedibanshangchongmangaopindianliuheganraochangxingchengdewoliu。yincizaijiedidianzhijiangouchengxuduohuilu
，zhexiehuiludezhijing(或接地點間距)應小於最高頻率波長的1/20。可ke將jiang發fa射she幹gan擾rao較jiao少shao的de電dian路lu放fang置zhi到dao離li地di點dian最zui遠yuan處chu，將jiang發fa射she幹gan擾rao較jiao多duo的de電dian路lu放fang置zhi離li彙hui流liu地di點dian最zui近jin的de地di方fang
，這zhe樣yang可ke通tong過guo限xian製zhi噪zao聲sheng電dian路lu回hui線xian阻zu抗kang限xian製zhi公gong共gong阻zu抗kang的de耦ou合he。

 

3.3  電容的設計

 

電容在PCB設計中有多種功能
，如減少地線反彈噪聲、分流功能區域以及消除電路中共模和差模RF電路等。電容可分為去耦電容
、旁路電容和容納電容三類。去耦電容能有效消除由高頻開關部件產生的RF能量，為部件提供局部的低阻抗直流電壓源
，有利於減少通過PCB傳chuan送song的de電dian流liu脈mai衝chong峰feng值zhi。旁pang路lu電dian容rong能neng消xiao除chu高gao頻pin輻fu射she噪zao聲sheng，該gai噪zao聲sheng會hui限xian製zhi電dian路lu帶dai寬kuan產chan主zhu共gong模mo幹gan擾rao。容rong納na電dian容rong是shi用yong來lai解jie決jue開kai關guan器qi件jian工gong作zuo時shi電dian源yuan電dian壓ya會hui產chan生sheng突tu降jiang的de問wen題ti。

 

去(qu)耦(ou)電(dian)容(rong)可(ke)有(you)效(xiao)抑(yi)製(zhi)電(dian)源(yuan)分(fen)布(bu)係(xi)統(tong)的(de)雜(za)波(bo)信(xin)號(hao)。開(kai)關(guan)邏(luo)輯(ji)器(qi)件(jian)必(bi)須(xu)使(shi)用(yong)去(qu)耦(ou)電(dian)容(rong)
，因(yin)為(wei)邏(luo)輯(ji)器(qi)件(jian)產(chan)生(sheng)的(de)開(kai)關(guan)能(neng)量(liang)脈(mai)衝(chong)會(hui)注(zhu)入(ru)電(dian)源(yuan)分(fen)布(bu)係(xi)統(tong)中(zhong)
，會(hui)通(tong)過(guo)共(gong)模(mo)和(he)差(cha)模(mo)雜(za)波(bo)信(xin)號(hao)的(de)形(xing)式(shi)傳(chuan)輸(shu)到(dao)其(qi)他(ta)邏(luo)輯(ji)電(dian)路(lu)或(huo)子(zi)區(qu)域(yu)中(zhong)。設(she)計(ji)中(zhong)需(xu)計(ji)算(suan)去(qu)耦(ou)電(dian)容(rong)值(zhi)以(yi)抑(yi)製(zhi)所(suo)有(you)的(de)主(zhu)要(yao)時(shi)鍾(zhong)諧(xie)波(bo)。電(dian)容(rong)的(de)自(zi)諧(xie)振(zhen)頻(pin)率(lv)應(ying)高(gao)於(yu)所(suo)有(you)需(xu)要(yao)抑(yi)製(zhi)的(de)時(shi)鍾(zhong)諧(xie)波(bo)頻(pin)率(lv)，因(yin)為(wei)當(dang)需(xu)抑(yi)製(zhi)的(de)頻(pin)率(lv)超(chao)過(guo)電(dian)容(rong)自(zi)諧(xie)頻(pin)率(lv)時(shi)
，電(dian)容(rong)就(jiu)變(bian)成(cheng)為(wei)感(gan)性(xing)器(qi)件(jian)從(cong)而(er)失(shi)去(qu)其(qi)去(qu)耦(ou)功(gong)能(neng)。一(yi)些(xie)標(biao)準(zhun)電(dian)容(rong)的(de)自(zi)諧(xie)頻(pin)率(lv)參(can)見(jian)表(biao)1。

 

表1 電容器的自諧振頻率

 

去耦電容的電容量按公式(2)計算。

 

 

式中$I為瞬變電流，$V為邏輯器件工作允許的電源電壓值的變化，$t為開關時間。

旁路電容可以轉移輸入/輸出(I/O)電纜中的共模電流。

 

旁路電容一般是通過建立與機殼接地的短路將屏蔽電纜中的RF共模電流安全轉移的電容(RF電流是交流電流)。旁路電容必須布置在附於PCB板上的I/O互hu連lian區qu。如ru果guo電dian纜lan沒mei有you固gu定ding在zai機ji殼ke上shang
，就jiu需xu要yao采cai用yong旁pang路lu電dian容rong去qu除chu屏ping蔽bi電dian纜lan中zhong的de共gong模mo電dian流liu
，以yi免mian這zhe種zhong共gong模mo電dian流liu輻fu射she到dao自zi由you空kong間jian或huo幹gan擾rao機ji殼ke接jie地di。應ying使shi用yong最zui短duan的de器qi件jian接jie腳jiao並bing應ying考kao慮lv適shi當dang的de帶dai寬kuan濾lv波bo和he靜jing電dian放fang電dian(Electrostatic Discharge，ESD)保護功能。

 

在電源引線比較長時



，瞬變電流引起較大的壓降
，就要加容納電容以便維持器件要求的電壓值。

 

3.4  邏輯電路的使用

 

當邏輯門電路輸入條件變化、電(dian)路(lu)發(fa)生(sheng)逆(ni)轉(zhuan)的(de)瞬(shun)間(jian)，會(hui)在(zai)門(men)電(dian)路(lu)的(de)電(dian)源(yuan)和(he)地(di)之(zhi)間(jian)出(chu)現(xian)一(yi)個(ge)非(fei)常(chang)短(duan)暫(zan)的(de)低(di)阻(zu)抗(kang)連(lian)接(jie)

，產(chan)生(sheng)非(fei)常(chang)短(duan)暫(zan)的(de)電(dian)流(liu)峰(feng)。電(dian)流(liu)峰(feng)的(de)持(chi)續(xu)時(shi)間(jian)與(yu)電(dian)路(lu)的(de)開(kai)關(guan)時(shi)間(jian)大(da)體(ti)相(xiang)等(deng)。常(chang)見(jian)電(dian)路(lu)的(de)開(kai)關(guan)時(shi)間(jian)與(yu)峰(feng)值(zhi)見(jian)表(biao)2。

 

表2 常見電路的開關時間與峰值

 

注：

 

CMOS——互補型金屬-氧化物-半導體集成電路(Comple-mentary Metal-Oxide-Semiconductor)
；

 

TTL——晶體管邏輯電路(Transistor-Transistor Logic)；

 

HCMOS——高密度互補型金屬-氧化物-半導體集成電路；

 

LSTTL——低功耗肖特基係列晶體管邏輯電路；

 

STTL——肖特基係列。

 

通常細長的印刷導線的分布電感為15LH/cm
，對2cm長的印刷導線因門電路邏輯狀態變化在電源線(或地線)中造成的電壓變化：

 

 

可ke以yi看kan出chu

，高gao速su電dian路lu工gong作zuo時shi產chan生sheng的de電dian源yuan線xian或huo地di線xian幹gan擾rao要yao明ming顯xian大da於yu低di速su電dian路lu

，故gu從cong抗kang幹gan擾rao和he穩wen定ding運yun行xing的de角jiao度du看kan
，能neng不bu用yong高gao速su邏luo輯ji電dian路lu的de地di方fang就jiu不bu要yao用yong高gao速su邏luo輯ji電dian路lu。

 

有兩種方法能使高速電路在相對長的線上工作而無嚴重的波形失真，對晶體管邏輯電路(Tran-sistor-Transistor Logic，TTL)kuaisuxiajiangbianyancaiyongxiaotejierjiguanqianweifangfa，shiguochongliangbeiqianzhizaibididianweidiyigeerjiguanyajiangdedianpingshang
，zhejiujianshaolehoumiandefanchongfudu。duiyizhijiegouhubuxingjingtiguan(Heterostruc-ture-Coupled Transistor，HCT)係xi列lie的de器qi件jian，若ruo采cai用yong肖xiao特te基ji二er極ji管guan箝qian位wei和he串chuan聯lian電dian阻zu端duan接jie方fang法fa相xiang結jie合he，其qi改gai善shan的de效xiao果guo將jiang會hui更geng加jia明ming顯xian。當dang沿yan信xin號hao線xian有you扇shan出chu時shi
，在zai較jiao高gao的de位wei速su率lv和he較jiao快kuai的de邊bian沿yan速su率lv下xia，上shang述shu介jie紹shao的deTTL整(zheng)形(xing)方(fang)法(fa)有(you)些(xie)不(bu)足(zu)，因(yin)為(wei)線(xian)中(zhong)存(cun)在(zai)著(zhe)反(fan)射(she)波(bo)，它(ta)們(men)在(zai)高(gao)位(wei)速(su)率(lv)下(xia)將(jiang)趨(qu)於(yu)合(he)成(cheng)
，從(cong)而(er)引(yin)起(qi)信(xin)號(hao)嚴(yan)重(zhong)失(shi)真(zhen)和(he)抗(kang)幹(gan)擾(rao)能(neng)力(li)降(jiang)低(di)。為(wei)了(le)解(jie)決(jue)反(fan)射(she)問(wen)題(ti),在ECL係統中通常使用另外一種方法：xianzukangpipeifa。xianzukangpipeifashizhishiyongchuanshuxianhuozaixianshangjiapipeidianzu，dadaonengyucelianxianshiyanhetongguozukangpipeilaikongzhifanshehezhendangmudedefangfa。xianluzhongshifoujiapipeidianzuyaoshichuanshuxiandechangdulaiding，duigaosudianlu，zaichuanshuxiandadao20～25cm時就要考慮加匹配電阻。匹配電阻的實施有2種模式：

 

(1)在一條線的接收端用一個與線特性阻抗相等的電阻端接，則稱該傳輸線為並聯端接線。它主要是為了獲得最好的電性能
、驅動分布負載而采用的。如圖2所示。

 

(2)在(zai)驅(qu)動(dong)器(qi)和(he)傳(chuan)輸(shu)線(xian)之(zhi)間(jian)串(chuan)接(jie)一(yi)個(ge)電(dian)阻(zu)，而(er)線(xian)的(de)終(zhong)端(duan)不(bu)再(zai)接(jie)端(duan)接(jie)電(dian)阻(zu)
，這(zhe)種(zhong)端(duan)接(jie)方(fang)法(fa)稱(cheng)之(zhi)為(wei)串(chuan)聯(lian)端(duan)接(jie)。較(jiao)長(chang)線(xian)上(shang)的(de)過(guo)衝(chong)和(he)振(zhen)鈴(ling)可(ke)用(yong)串(chuan)聯(lian)端(duan)接(jie)技(ji)術(shu)來(lai)控(kong)製(zhi)。串(chuan)聯(lian)端(duan)接(jie)時(shi)串(chuan)聯(lian)電(dian)阻(zu)的(de)值(zhi)與(yu)電(dian)路(lu)(驅動門)輸出阻抗之和等於傳輸線的特性阻抗，如圖3所示。

 

圖2 並聯端接示意圖

 

圖3 串聯端接示意圖

 

如ru果guo線xian延yan遲chi時shi間jian比bi信xin號hao上shang升sheng時shi間jian短duan得de多duo，也ye可ke在zai不bu用yong串chuan聯lian或huo並bing聯lian端duan接jie的de情qing況kuang下xia使shi用yong傳chuan輸shu線xian。並bing聯lian端duan接jie線xian和he串chuan聯lian端duan接jie線xian都dou各ge有you優you點dian，使shi用yong哪na一yi種zhong由you係xi統tong的de要yao求qiu而er定ding。一yi般ban來lai說shuo，並bing聯lian端duan接jie線xian的de主zhu要yao優you點dian是shi係xi統tong速su度du快kuai且qie信xin號hao在zai線xian上shang傳chuan輸shu完wan整zheng無wu失shi真zhen。長chang線xian上shang的de負fu載zai既ji不bu會hui影ying響xiang驅qu動dong長chang線xian的de驅qu動dong門men的de傳chuan輸shu延yan遲chi時shi間jian
，又you不bu會hui影ying響xiang它ta的de信xin號hao邊bian沿yan速su度du，但dan將jiang使shi信xin號hao的de傳chuan輸shu延yan遲chi時shi間jian增zeng大da。串chuan聯lian端duan接jie方fang法fa使shi電dian路lu有you驅qu動dong幾ji條tiao平ping行xing負fu載zai線xian的de能neng力li
，串chuan聯lian端duan接jie線xian由you於yu容rong性xing負fu載zai所suo引yin起qi的de延yan遲chi時shi間jian增zeng量liang約yue比bi相xiang應ying並bing聯lian端duan接jie線xian的de大da一yi倍bei
，而er短duan線xian則ze因yin容rong性xing負fu載zai使shi邊bian沿yan速su度du放fang慢man以yi及ji驅qu動dong門men延yan遲chi時shi間jian增zeng大da，但dan是shi串chuan聯lian端duan接jie線xian的de串chuan擾rao比bi並bing聯lian端duan接jie線xian的de要yao小xiao，其qi主zhu要yao原yuan因yin是shi沿yan串chuan聯lian端duan接jie線xian傳chuan送song的de信xin號hao幅fu度du僅jin僅jin是shi1/2的邏輯擺幅
，因而開關電流也隻有並聯端接的開關電流的一半
，信號能量小所以串擾也就小。

 

 

PCB的電磁兼容設計的關鍵在於如何減少輻射能力以及如何提高抗幹擾能力，合理的布局與布線是設計射頻電路PCB的保證。文中所述方法有利於提高射頻電路PCB設計的可靠性

，解決好電磁幹擾問題，進而達到電磁兼容的目的。

 

參考文獻

 

[1]陳窮.電磁兼容性工程設計手冊[M].北京:國防工業出版社，1993

 

[2]張鬆春.電子控製設備抗幹擾技術及其應用[M].北京:機械工業出版社,1998

 

[3]韓魁選.微波統一測控係統導論[M].北京:國防工業出版社,1965

 

[4]譚博學.集成電路原理及應用[M].北京:電子工業出版社,2003