高速PCB設計指南（5）：PowerPCB在PCB設計中的應用技術

 

 

在(zai)電(dian)子(zi)設(she)備(bei)中(zhong)，接(jie)地(di)是(shi)控(kong)製(zhi)幹(gan)擾(rao)的(de)重(zhong)要(yao)方(fang)法(fa)。如(ru)能(neng)將(jiang)接(jie)地(di)和(he)屏(ping)蔽(bi)正(zheng)確(que)結(jie)合(he)起(qi)來(lai)使(shi)用(yong)
，可(ke)解(jie)決(jue)大(da)部(bu)分(fen)幹(gan)擾(rao)問(wen)題(ti)。電(dian)子(zi)設(she)備(bei)中(zhong)地(di)線(xian)結(jie)構(gou)大(da)致(zhi)有(you)係(xi)統(tong)地(di)、機殼地（屏蔽地）
、數字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：

 

 

低頻電路中
，信號的工作頻率小於1MHz
，它的布線和器件間的電感影響較小，而接地電路形成的環流對幹擾影響較大，因而應采用一點接地。當信號工作頻率大於10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗
，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

 

 

電(dian)路(lu)板(ban)上(shang)既(ji)有(you)高(gao)速(su)邏(luo)輯(ji)電(dian)路(lu)

，又(you)有(you)線(xian)性(xing)電(dian)路(lu)，應(ying)使(shi)它(ta)們(men)盡(jin)量(liang)分(fen)開(kai)，而(er)兩(liang)者(zhe)的(de)地(di)線(xian)不(bu)要(yao)相(xiang)混(hun)

，分(fen)別(bie)與(yu)電(dian)源(yuan)端(duan)地(di)線(xian)相(xiang)連(lian)。要(yao)盡(jin)量(liang)加(jia)大(da)線(xian)性(xing)電(dian)路(lu)的(de)接(jie)地(di)麵(mian)積(ji)。

 

ruojiedixianhenxi，jiedidianweizesuidianliudebianhuaerbianhua，zhishidianzishebeidedingshixinhaodianpingbuwen，kangzaoshengxingnengbianhuai。yinciyingjiangjiedixianjinliangjiacu
，shitanengtongguosanweiyuyinzhidianlubandeyunxudianliu。ruyoukeneng，jiedixiandekuanduyingdayu3mm。

 

 

設計隻由數字電路組成的印製電路板的地線係統時
，將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在於：印yin製zhi電dian路lu板ban上shang有you很hen多duo集ji成cheng電dian路lu元yuan件jian
，尤you其qi遇yu有you耗hao電dian多duo的de元yuan件jian時shi
，因yin受shou接jie地di線xian粗cu細xi的de限xian製zhi，會hui在zai地di結jie上shang產chan生sheng較jiao大da的de電dian位wei差cha
，引yin起qi抗kang噪zao聲sheng能neng力li下xia降jiang，若ruo將jiang接jie地di結jie構gou成cheng環huan路lu，則ze會hui縮suo小xiao電dian位wei差cha值zhi，提ti高gao電dian子zi設she備bei的de抗kang噪zao聲sheng能neng力li。

 

 

電磁兼容性是指電子設備在各種電磁環境中仍能夠協調、有you效xiao地di進jin行xing工gong作zuo的de能neng力li。電dian磁ci兼jian容rong性xing設she計ji的de目mu的de是shi使shi電dian子zi設she備bei既ji能neng抑yi製zhi各ge種zhong外wai來lai的de幹gan擾rao，使shi電dian子zi設she備bei在zai特te定ding的de電dian磁ci環huan境jing中zhong能neng夠gou正zheng常chang工gong作zuo，同tong時shi又you能neng減jian少shao電dian子zi設she備bei本ben身shen對dui其qi它ta電dian子zi設she備bei的de電dian磁ci幹gan擾rao。

 

1. 選(xuan)擇(ze)合(he)理(li)的(de)導(dao)線(xian)寬(kuan)度(du)由(you)於(yu)瞬(shun)變(bian)電(dian)流(liu)在(zai)印(yin)製(zhi)線(xian)條(tiao)上(shang)所(suo)產(chan)生(sheng)的(de)衝(chong)擊(ji)幹(gan)擾(rao)主(zhu)要(yao)是(shi)由(you)印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)成(cheng)分(fen)造(zao)成(cheng)的(de)，因(yin)此(ci)應(ying)盡(jin)量(liang)減(jian)小(xiao)印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)量(liang)。印(yin)製(zhi)導(dao)線(xian)的(de)電(dian)感(gan)量(liang)與(yu)其(qi)長(chang)度(du)成(cheng)正(zheng)比(bi)
，與(yu)其(qi)寬(kuan)度(du)成(cheng)反(fan)比(bi)，因(yin)而(er)短(duan)而(er)精(jing)的(de)導(dao)線(xian)對(dui)抑(yi)製(zhi)幹(gan)擾(rao)是(shi)有(you)利(li)的(de)。時(shi)鍾(zhong)引(yin)線(xian)
、行驅動器或總線驅動器的信號線常常載有大的瞬變電流，印製導線要盡可能地短。對於分立元件電路，印製導線寬度在1.5mm左右時，即可完全滿足要求；對於集成電路
，印製導線寬度可在0.2～1.0mm之間選擇。

 

2. 采cai用yong正zheng確que的de布bu線xian策ce略lve采cai用yong平ping等deng走zou線xian可ke以yi減jian少shao導dao線xian電dian感gan
，但dan導dao線xian之zhi間jian的de互hu感gan和he分fen布bu電dian容rong增zeng加jia
，如ru果guo布bu局ju允yun許xu，最zui好hao采cai用yong井jing字zi形xing網wang狀zhuang布bu線xian結jie構gou
，具ju體ti做zuo法fa是shi印yin製zhi板ban的de一yi麵mian橫heng向xiang布bu線xian
，另ling一yi麵mian縱zong向xiang布bu線xian，然ran後hou在zai交jiao叉cha孔kong處chu用yong金jin屬shu化hua孔kong相xiang連lian。 為(wei)了(le)抑(yi)製(zhi)印(yin)製(zhi)板(ban)導(dao)線(xian)之(zhi)間(jian)的(de)串(chuan)擾(rao)，在(zai)設(she)計(ji)布(bu)線(xian)時(shi)應(ying)盡(jin)量(liang)避(bi)免(mian)長(chang)距(ju)離(li)的(de)平(ping)等(deng)走(zou)線(xian)，盡(jin)可(ke)能(neng)拉(la)開(kai)線(xian)與(yu)線(xian)之(zhi)間(jian)的(de)距(ju)離(li)，信(xin)號(hao)線(xian)與(yu)地(di)線(xian)及(ji)電(dian)源(yuan)線(xian)盡(jin)可(ke)能(neng)不(bu)交(jiao)叉(cha)。在(zai)一(yi)些(xie)對(dui)幹(gan)擾(rao)十(shi)分(fen)敏(min)感(gan)的(de)信(xin)號(hao)線(xian)之(zhi)間(jian)設(she)置(zhi)一(yi)根(gen)接(jie)地(di)的(de)印(yin)製(zhi)線(xian)，可(ke)以(yi)有(you)效(xiao)地(di)抑(yi)製(zhi)串(chuan)擾(rao)。

 

為了避免高頻信號通過印製導線時產生的電磁輻射

，在印製電路板布線時，還應注意以下幾點：

 

●盡量減少印製導線的不連續性，例如導線寬度不要突變，導線的拐角應大於90度禁止環狀走線等。

 

●時鍾信號引線最容易產生電磁輻射幹擾
，走線時應與地線回路相靠近
，驅動器應緊挨著連接器。

 

●總線驅動器應緊挨其欲驅動的總線。對於那些離開印製電路板的引線，驅動器應緊緊挨著連接器。

 

●數據總線的布線應每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路

，因為後者常載有高頻電流。

 

●在印製板布置高速
、中速和低速邏輯電路時，應按照圖1的方式排列器件。

 

3.抑(yi)製(zhi)反(fan)射(she)幹(gan)擾(rao)為(wei)了(le)抑(yi)製(zhi)出(chu)現(xian)在(zai)印(yin)製(zhi)線(xian)條(tiao)終(zhong)端(duan)的(de)反(fan)射(she)幹(gan)擾(rao)，除(chu)了(le)特(te)殊(shu)需(xu)要(yao)之(zhi)外(wai)
，應(ying)盡(jin)可(ke)能(neng)縮(suo)短(duan)印(yin)製(zhi)線(xian)的(de)長(chang)度(du)和(he)采(cai)用(yong)慢(man)速(su)電(dian)路(lu)。必(bi)要(yao)時(shi)可(ke)加(jia)終(zhong)端(duan)匹(pi)配(pei)，即(ji)在(zai)傳(chuan)輸(shu)線(xian)的(de)末(mo)端(duan)對(dui)地(di)和(he)電(dian)源(yuan)端(duan)各(ge)加(jia)接(jie)一(yi)個(ge)相(xiang)同(tong)阻(zu)值(zhi)的(de)匹(pi)配(pei)電(dian)阻(zu)。根(gen)據(ju)經(jing)驗(yan)
，對(dui)一(yi)般(ban)速(su)度(du)較(jiao)快(kuai)的(de)TTL電路，其印製線條長於10cm以上時就應采用終端匹配措施。匹配電阻的阻值應根據集成電路的輸出驅動電流及吸收電流的最大值來決定。 

 

zaizhiliudianyuanhuiluzhong，fuzaidebianhuahuiyinqidianyuanzaosheng。liruzaishuzidianluzhong，dangdianlucongyigezhuangtaizhuanhuanweilingyizhongzhuangtaishi
，jiuhuizaidianyuanxianshangchanshengyigehendadejianfengdianliu，xingchengshunbiandezaoshengdianya。peizhiquoudianrongkeyiyizhiyinfuzaibianhuaerchanshengdezaosheng，shiyinzhidianlubandekekaoxingshejideyizhongchangguizuofa，peizhiyuanzeruxia：

 

●電源輸入端跨接一個10～100uF的電解電容器，如果印製電路板的位置允許，采用100uF以上的電解電容器的抗幹擾效果會更好。

 

●為每個集成電路芯片配置一個0.01uF的陶瓷電容器。如遇到印製電路板空間小而裝不下時，可每4～10個芯片配置一個1～10uF鉭電解電容器，這種器件的高頻阻抗特別小，在500kHz～20MHz範圍內阻抗小於1Ω，而且漏電流很小（0.5uA以下）。

 

●對於噪聲能力弱、關斷時電流變化大的器件和ROM
、RAM等存儲型器件，應在芯片的電源線（Vcc）和地線（GND）間直接接入去耦電容。

 

●去耦電容的引線不能過長，特別是高頻旁路電容不能帶引線。

 

 

印製電路板大小要適中，過大時印製線條長，阻抗增加
，不僅抗噪聲能力下降
，成本也高；過小，則散熱不好，同時易受臨近線條幹擾。

 

在器件布置方麵與其它邏輯電路一樣，應把相互有關的器件盡量放得靠近些

，這樣可以獲得較好的抗噪聲效果。如圖2所示。時種發生器
、晶振和CPU的時鍾輸入端都易產生噪聲，要相互靠近些。易產生噪聲的器件、小電流電路、大電流電路等應盡量遠離邏輯電路，如有可能
，應另做電路板，這一點十分重要

 

 

從有利於散熱的角度出發

，印製版最好是直立安裝，板與板之間的距離一般不應小於2cm，而且器件在印製版上的排列方式應遵循一定的規則：

 

•對於采用自由對流空氣冷卻的設備
，最好是將集成電路（或其它器件）按縱長方式排列

，如圖3示；對於采用強製空氣冷卻的設備，最好是將集成電路（或其它器件）按橫長方式排列，如圖4所示。

 

•同一塊印製板上的器件應盡可能按其發熱量大小及散熱程度分區排列，發熱量小或耐熱性差的器件（如小信號晶體管、小規模集成電路
、電解電容等）放在冷卻氣流的最上流（入口處），發熱量大或耐熱性好的器件（如功率晶體管、大規模集成電路等）放在冷卻氣流最下遊。

 

•在水平方向上
，大功率器件盡量靠近印製板邊沿布置
，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印製板上方布置
，以便減少這些器件工作時對其它器件溫度的影響。

 

•對溫度比較敏感的器件最好安置在溫度最低的區域（如設備的底部），千萬不要將它放在發熱器件的正上方，多個器件最好是在水平麵上交錯布局。

 

•設(she)備(bei)內(nei)印(yin)製(zhi)板(ban)的(de)散(san)熱(re)主(zhu)要(yao)依(yi)靠(kao)空(kong)氣(qi)流(liu)動(dong)
，所(suo)以(yi)在(zai)設(she)計(ji)時(shi)要(yao)研(yan)究(jiu)空(kong)氣(qi)流(liu)動(dong)路(lu)徑(jing)，合(he)理(li)配(pei)置(zhi)器(qi)件(jian)或(huo)印(yin)製(zhi)電(dian)路(lu)板(ban)。空(kong)氣(qi)流(liu)動(dong)時(shi)總(zong)是(shi)趨(qu)向(xiang)於(yu)阻(zu)力(li)小(xiao)的(de)地(di)方(fang)流(liu)動(dong)，所(suo)以(yi)在(zai)印(yin)製(zhi)電(dian)路(lu)板(ban)上(shang)配(pei)置(zhi)器(qi)件(jian)時(shi)，要(yao)避(bi)免(mian)在(zai)某(mou)個(ge)區(qu)域(yu)留(liu)有(you)較(jiao)大(da)的(de)空(kong)域(yu)。整(zheng)機(ji)中(zhong)多(duo)塊(kuai)印(yin)製(zhi)電(dian)路(lu)板(ban)的(de)配(pei)置(zhi)也(ye)應(ying)注(zhu)意(yi)同(tong)樣(yang)的(de)問(wen)題(ti)。

 

大量實踐經驗表明，采用合理的器件排列方式，可以有效地降低印製電路的溫升，從而使器件及設備的故障率明顯下降。

 

yishangsuoshuzhishiyinzhidianlubankekaoxingshejideyixietongyongyuanze，yinzhidianlubankekaoxingyujutidianluyouzhemiqiedeguanxi，zaishejizhongbuhaixugenjujutidianlujinxingxiangyingchuli，cainengzuidachengdudibaozhengyinzhidianlubandekekaoxing。 

 

 

1.1 設備的信號接地

 

目的：為設備中的任何信號提供一個公共的參考電位。

 

方式：設備的信號接地係統可以是一塊金屬板。

 

1.2 基本的信號接地方式

 

有三種基本的信號接地方式：浮地、單點接地

、多點接地。

 

1.2.1 浮地 目的：使電路或設備與公共地線可能引起環流的公共導線隔離起來，浮地還使不同電位的電路之間配合變得容易。 缺點：容易出現靜電積累引起強烈的靜電放電。 折衷方案：接入泄放電阻。

 

1.2.2 單點接地 方式：線路中隻有一個物理點被定義為接地參考點，凡需要接地均接於此。 缺點：不適宜用於高頻場合。

 

1.2.3 多點接地 方式：凡需要接地的點都直接連到距它最近的接地平麵上
，以便使接地線長度為最短。 缺點：維護較麻煩。

 

1.2.4 混合接地 按需要選用單點及多點接地。

 

1.3 信號接地線的處理（搭接）

 

搭接是在兩個金屬點之間建立低阻抗的通路。

 

分直接搭接、間接搭接方式。

 

無論哪一種搭接方式，最重要的是強調搭接良好。

 

1.4 設備的接地（接大地）

 

設備與大地連在一起
，以大地為參考點，目的：

 

1） 實現設備的安全接地

 

2） 泄放機箱上所積累的電荷，避免設備內部放電。

 

3） 接高設備工作的穩定性，避免設備對大地的電位在外界電磁環境作用下發生的變化。

 

1.5 拉大地的方法和接地電阻 接地棒。

 

1.6 電氣設備的接地

 

 

2.1 電場屏蔽

 

2.1.1 電場屏蔽的機理 分布電容間的耦合 處理方法：

 

1） 增大A、B距離。

 

2） B盡量貼近接地板。

 

3）A、B間插入金屬屏蔽板。

 

2.1.2 電場屏蔽設計重點：

 

1） 屏蔽板程控受保護物；屏蔽板接地必須良好。

 

2） 注意屏蔽板的形狀。

 

3） 屏蔽板以良好導體為好，厚度無要求，強度要足夠。

 

2.2 磁場屏蔽

 

2.2.1 磁場屏蔽的機理

 

高導磁材料的低磁阻起磁分路作用，使屏蔽體內的磁場大大降低。

 

2.2.2 磁場屏蔽設計重點

 

1） 選用高導磁率材料。

 

2） 增加屏蔽體的壁厚。

 

3） 被屏蔽物不要緊靠屏蔽體。

 

4） 注意結構設計。

 

5） 對強用雙層磁屏蔽體。

 

2.3 電磁場屏蔽的機理

 

1） 表麵的反射。

 

2） 屏蔽體內部的吸收。

 

2.3.2 材料對電磁屏蔽的效果

 

2.4 實際的電磁屏蔽體 

 

1 印刷電路板設計中的電磁兼容性

 

1.1 印刷線路板中的公共阻抗耦合問題 數字地與模擬地分開
，地線加寬。

 

1.2 印刷線路板的布局

 

※對高速、中速和低速混用時，注意不同的布局區域。

 

※對低模擬電路和數字邏輯要分離。

 

1.3 印刷線路板的布線（單麵或雙麵板）

 

※專用零伏線，電源線的走線寬度≥1mm。

 

※電源線和地線盡可能靠近，整塊印刷板上的電源與地要呈“井”字形分布，以便使分布線電流達到均衡。

 

※要為模擬電路專門提供一根零伏線。

 

※為減少線間串擾，必要時可增加印刷線條間距離，在意安插一些零伏線作為線間隔離。

 

※印刷電路的插頭也要多安排一些零伏線作為線間隔離。

 

※特別注意電流流通中的導線環路尺寸。

 

※如有可能在控製線（於印刷板上）的入口處加接R-C去耦
，以便消除傳輸中可能出現的幹擾因素。

 

※印刷弧上的線寬不要突變，導線不要突然拐角(≥90度)。

 

1.4 對在印刷線路板上使用邏輯電路有益建議

 

※凡能不用高速邏輯電路的就不用。

 

※在電源與地之間加去耦電容。

 

※注意長線傳輸中的波形畸變。

 

※用R-S觸發的作按鈕與電子線路之間配合的緩衝。

 

1.4.1 邏輯電路工作時，所引入的電源線幹擾及抑製方法

 

1.4.2 邏輯電路輸出波形傳輸中的畸變問題

 

1.4.3 按鈕操作與電子線路工作的配合問題

 

1.5 印刷線路板的互連 主要是線間串擾，影響因素：

 

※直角走線

※屏蔽線

※阻抗匹配

※長線驅動

 

 

騷擾來源：

 

①非線性流。

 

②初級電路中功率晶體管外殼與散熱器之間的容光煥發性耦合在電源輸入端產生的傳導共模噪聲。

 

抑製方法：

 

①對開關電壓波形進行“修整”。

 

②在晶體管與散熱器之間加裝帶屏蔽層的絕緣墊片。

 

③在市電輸入電路中加接電源濾波器。

 

注意輻射騷擾與抑製

 

抑製方法：

 

①盡可能地減小環路麵積。

 

②印刷線路板上正負載流導體的布局。

 

③在次線整流回路中使用軟恢複二極管或在二極管上並聯聚酯薄膜電容器。

 

④對晶體管開關波形進行“修整”。

 

 

yuanyinshierjiguanfanxiangdianliudoubianjihuilufenbudiangan。erjiguanjiedianrongdengxingchenggaopinshuaijianzhendang，erlvbodianrongdedengxiaochuanliandianganyouxueruolelvbodezuoyong，yincizaishuchugaibozhongchuxianjianfengganraojiejuebanfashijiaxiaodianganhegaopindianrong。

 

 

 

對磁場耦合：

 

①減小幹擾和敏感電路的環路麵積最好辦法是使用雙絞線和屏蔽線。

 

②增大線間距離（使互感減小）。

 

③盡可有使幹擾源線路與受感應線路呈直角布線。

 

對電容耦合：

 

①增大線間距離。

 

②屏蔽層接地。

 

③降低敏感線路的輸入阻抗。

 

④如有可能在敏感電路采用平衡線路作輸入，利用平衡線路固有的共模抑製能力克服幹擾源對敏感線路的幹擾。

 

 

按功率分類，不同分類的導線應分別捆紮，分開敷設的線束間距離應為50～75mm。

 

 

※雙絞線在低於100KHz下使用非常有效，高頻下因特性阻抗不均勻及由此造成的波形反射而受到限製。

 

※帶(dai)屏(ping)蔽(bi)的(de)雙(shuang)絞(jiao)線(xian)，信(xin)號(hao)電(dian)流(liu)在(zai)兩(liang)根(gen)內(nei)導(dao)線(xian)上(shang)流(liu)動(dong)，噪(zao)聲(sheng)電(dian)流(liu)在(zai)屏(ping)蔽(bi)層(ceng)裏(li)流(liu)動(dong)

，因(yin)此(ci)消(xiao)除(chu)了(le)公(gong)共(gong)阻(zu)抗(kang)的(de)耦(ou)合(he)，而(er)任(ren)何(he)幹(gan)擾(rao)將(jiang)同(tong)時(shi)感(gan)應(ying)到(dao)兩(liang)根(gen)導(dao)線(xian)上(shang)，使(shi)噪(zao)聲(sheng)相(xiang)消(xiao)。

 

※非(fei)屏(ping)蔽(bi)雙(shuang)絞(jiao)線(xian)抵(di)禦(yu)靜(jing)電(dian)耦(ou)合(he)的(de)能(neng)力(li)差(cha)些(xie)。但(dan)對(dui)防(fang)止(zhi)磁(ci)場(chang)感(gan)應(ying)仍(reng)有(you)很(hen)好(hao)作(zuo)用(yong)。非(fei)屏(ping)蔽(bi)雙(shuang)絞(jiao)線(xian)的(de)屏(ping)蔽(bi)效(xiao)果(guo)與(yu)單(dan)位(wei)長(chang)度(du)的(de)導(dao)線(xian)扭(niu)絞(jiao)次(ci)數(shu)成(cheng)正(zheng)比(bi)。

 

※同軸電纜有較均勻的特性阻抗和較低的損耗，使從真流到甚高頻都有較好特性。

※無屏蔽的帶狀電纜。

 

最好的接線方式是信號與地線相間，稍次的方法是一根地、兩根信號再一根地依次類推，或專用一塊接地平板。

 

 

總之，將負載直接接地的方式是不合適的，這是因為兩端接地的屏蔽層為磁感應的地環路電流提供了分流，使得磁場屏蔽性能下降。

 

 

在要求高的場合要為內導體提供360°的完整包裹，並用同軸接頭來保證電場屏蔽的完整性。

 

 

靜電放電可通過直接傳導，電容耦合和電感耦合三種方式進入電子線路。

 

直接對電路的靜電放電經常會引起電路的損壞

，對鄰近物體的放電通過電容或電感耦合，會影響到電路工作的穩定性。

 

 

①建立完善的屏蔽結構，帶有接地的金屬屏蔽殼體可將放電電流釋放到地。

 

②金屬外殼接地可限製外殼電位的升高，造成內部電路與外殼之間的放電。

 

③內部電路如果要與金屬外殼相連時，要用單點接地
，防止放電電流流過內部電路。

 

④在電纜入口處增加保護器件。

 

⑤在印刷板入口處增加保護環（環與接地端相連）。