隨著高速DSP（數字信號處理器）和外設的出現，新產品設計人員麵臨著電磁幹擾（EMI）日益嚴重的威脅。早期，把發射和幹擾問題稱之為EMI或RFI（射頻幹擾）。現在用更確定的詞“幹擾兼容性”替代。電磁兼容性（EMC）包含係統的發射和敏感度兩方麵的問題。假若幹擾不能完全消除
，但也要使幹擾減少到最小。如果一個DSP係統符合下麵三個條件
，則該係統是電磁兼容的。

 

1． 對係統本身不產生幹擾。

2． 對其它係統不產生幹擾。

3． 對其它係統的發射不敏感。

 

 

當幹擾的能量使接收器處在不希望的狀態時引起幹擾。幹擾的產生不是直接的（通過導體、公共阻抗耦合等）就是間接的（通過串擾或輻射耦合）。電磁幹擾的產生是通過導體和通過輻射。很多電磁發射源，如光照
、繼電器、DC電機和日光燈都可引起幹擾。AC電源線、互連電纜

、jinshudianlanhezixitongdeneibudianluyedoukenengchanshengfushehuojieshoudaobuxiwangdexinhao。zaigaosushuzidianluzhong，shizhongdianlutongchangshikuandaizaoshengdezuidachanshengyuan。zaikuaisuDSP中，這些電路可產生高達300MHz的諧波失真
，在係統中應該把它們去掉。在數字電路中，最容易受影響的是複位線
、中斷線和控製線。

 

 

yizhongzuimingxianerwangwangbeihulvedenengyinqidianluzhongzaoshengdelujingshijingguodaoti。yitiaochuanguozaoshenghuanjingdedaoxiankejianshizaoshengbingbazaoshengsongdaolingwaidianluyinqiganrao。shejirenyuanbixubimiandaoxianjianshizaoshenghezaizaoshengchanshengyinqiganraoqian，yongquoubanfachuquzaosheng。zuiputongdelizishizaoshengtongguodianyuanxianjinrudianlu。ruodianyuanbenshenhuolianjiedaodianyuandeqitadianlushiganraoyuan
，zezaidianyuanxianjinrudianluzhiqianbixuduiqiquou。

 

 

經輻射的耦合通稱串擾
，串擾發生在電流流經導體時產生電磁場，而電磁場在鄰近的導體中感應瞬態電流。

 

當(dang)來(lai)自(zi)兩(liang)個(ge)不(bu)同(tong)電(dian)路(lu)的(de)電(dian)流(liu)流(liu)經(jing)一(yi)個(ge)公(gong)共(gong)阻(zu)抗(kang)時(shi)就(jiu)會(hui)產(chan)生(sheng)共(gong)阻(zu)抗(kang)耦(ou)合(he)。阻(zu)抗(kang)上(shang)的(de)壓(ya)降(jiang)由(you)兩(liang)個(ge)電(dian)路(lu)決(jue)定(ding)。來(lai)自(zi)兩(liang)個(ge)電(dian)路(lu)的(de)地(di)電(dian)流(liu)流(liu)經(jing)共(gong)地(di)阻(zu)抗(kang)。電(dian)路(lu)1的地電位被地電流2調製。噪聲信號或DC補償經共地阻抗從電路2耦合到電路1。

 

 

輻射發射有兩種基本類型：差分模式（DM）和共模（CM）。共模輻射或單極天線輻射是由無意的壓降引起的
，它使電路中所有地連接抬高到係統地電位之上。就電場大小而言
，CM輻射是比DM輻射更為嚴重的問題。為使CM輻射最小
，必須用切合實際的設計使共模電流降到零。
 

 

電壓——電源電壓越高
，意味著電壓振幅越大而發射就更多，而低電源電壓影響敏感度。
 

頻率——高頻產生更多的發射
，周期性信號產生更多的發射。在高頻數字係統中
，當器件開關時產生電流尖峰信號
；在模擬係統中
，當負載電流變化時產生電流尖峰信號。

 

接地——對於電路設計沒有比可靠和完美的電源係統更重要的事情。在所有EMC問題中，主要問題是不適當的接地引起的。有三種信號接地方法：單點、多點和混合。在頻率低於1MHz時(shi)可(ke)采(cai)用(yong)單(dan)點(dian)接(jie)地(di)方(fang)法(fa)，但(dan)不(bu)適(shi)於(yu)高(gao)頻(pin)。在(zai)高(gao)頻(pin)應(ying)用(yong)中(zhong)
，最(zui)好(hao)采(cai)用(yong)多(duo)點(dian)接(jie)地(di)。混(hun)合(he)接(jie)地(di)是(shi)低(di)頻(pin)用(yong)單(dan)點(dian)接(jie)地(di)而(er)高(gao)頻(pin)用(yong)多(duo)點(dian)接(jie)地(di)的(de)方(fang)法(fa)。地(di)線(xian)布(bu)局(ju)是(shi)關(guan)鍵(jian)的(de)。高(gao)頻(pin)數(shu)字(zi)電(dian)路(lu)和(he)低(di)電(dian)平(ping)模(mo)擬(ni)電(dian)路(lu)的(de)地(di)回(hui)路(lu)絕(jue)對(dui)不(bu)能(neng)混(hun)合(he)。

 

電源去耦——當器件開關時，在電源線上會產生瞬態電流，必須衰減和濾掉這些瞬態電流來自高di/dt源的瞬態電流導致地和線跡“發射”電壓。高di/dt產生大範圍高頻電流，激勵部件和纜線輻射。流經導線的電流變化和電感會導致壓降，減小電感或電流隨時間的變化可使該壓降最小。

 

PCB設計——適當的印刷電路板（PCB）布線對防止EMI是至關重要的。

 

 

 

1． 抑製源發射。 

 

2． 使耦合通路盡可能地無效。 

 

3． 使接收器對發射的敏感度盡量小。 

 

 

 

* 采用地和電源平板

 

* 平板麵積要大，以便為電源去耦提供低阻抗

 

* 使表麵導體最少

 

* 分開數字
、模擬、接收器、發送器地/電源線

 

* 采用窄線條（4到8密耳）以增加高頻阻尼和降低電容耦合

 

* 根據頻率和類型分隔PCB上的電路

 

* 不要切痕PCB
，切痕附近的線跡可能導致不希望的環路

 

* 采用多層板密封電源和地板層之間的線跡

 

* 避免大的開環板層結構

 

* 采用多點接地使高頻地阻抗低

 

* 保持地引腳短於波長的1/20,以防止輻射和保證低阻抗線路安排降噪技術包括用45。而不是90。線跡轉向，90。轉向會增加電容並導致傳輸線特性阻抗變化

 

* 保持相鄰激勵線跡之間的間距大於線跡的寬度以使串擾最小

 

* 時鍾信號環路麵積應盡量小

 

* 高速線路和時鍾信號線要短和直接連接

 

* 敏感的線跡不要與傳輸高電流快速開關轉換信號的線跡並行

 

* 不要有浮空數字輸入，以防止不必要的開關轉換和噪聲產生

 

* 避免在晶振和其它固有噪聲電路下麵有供電線跡

 

* 相應的電源、地、信號和回路線跡要平行以消除噪聲

 

* 保持時鍾線
、總線和片使能與輸入/輸出線和連接器分隔

 

* 路線時鍾信號正交I/O信號

 

* 為使串擾最小
，線跡用直角交叉和散置地線

 

* PCB聯接器接機殼地，這為防止電路邊界處的輻射提供屏蔽

 

* 保護關鍵線跡（用4密耳到8密耳線跡以使電感最小
，路線緊靠地板層
，板層之間夾層結構，保護夾層的每一邊都有地）

 

 

* 對電源線和所有進入PCB的信號進行濾波

 

* 在IC的每一個點原引腳用高頻低電感陶瓷電容（14MHz用0.1UF，超過15MHz用0.01UF）進行去耦

 

* 在器件引線處對電源/地去耦

 

* 用多級濾波來衰減多頻段電源噪聲

 

* 旁路模擬電路的所有電源供電和基準電壓引腳

 

* 旁路快速開關器件

 

 

* 把晶振安裝嵌入到板上並接地
；

 

* 用串聯終端使諧振和傳輸反射最小，負載和線之間的阻抗失配會導致信號部分反射，反射包括瞬時擾動和過衝，這會產生很大的EMI；

 

* 安排鄰近地線緊靠信號線以便更有效地阻止出現電場

；

 

* 把去耦線驅動器和接收器適當地放置在緊靠實際的I/O接口處，這可降低到PCB其它電路的耦合
，並使輻射和敏感度降低；

 

* 對有幹擾的引線進行屏蔽和絞在一起以消除PCB上的相互耦合
；

 

* 在感性負載上用箝位二極管；

 

* 在適當的地方加屏蔽。

 

EMC是DSP係統設計所要考慮的重要問題，應采用適當的降噪技術使DSP係統符合EMC要求。