中心議題：

• 詳談電磁兼容與電路保護技術
• 電磁兼容與電路保護的設計

解決方案：

• 學會電路設計和電磁兼容性(EMC)設計
• 通過瞬間電壓抑製器(TVS)器件增加保護
• 選擇並使用正確的ESD保護器件

便(bian)攜(xie)式(shi)電(dian)子(zi)設(she)備(bei)的(de)尺(chi)寸(cun)日(ri)趨(qu)小(xiao)巧(qiao)纖(xian)薄(bo)
，越(yue)來(lai)越(yue)多(duo)的(de)新(xin)功(gong)能(neng)或(huo)新(xin)特(te)性(xing)不(bu)斷(duan)被(bei)集(ji)成(cheng)到(dao)設(she)備(bei)中(zhong)
，使(shi)得(de)便(bian)攜(xie)設(she)備(bei)的(de)數(shu)據(ju)率(lv)及(ji)時(shi)鍾(zhong)頻(pin)率(lv)越(yue)來(lai)越(yue)高(gao)。與(yu)此(ci)同(tong)時(shi)，便(bian)攜(xie)設(she)備(bei)必(bi)將(jiang)麵(mian)臨(lin)著(zhe)諸(zhu)多(duo)潛(qian)在(zai)的(de)電(dian)磁(ci)幹(gan)擾(rao)(EMI)/射頻幹擾(RFI)源的風險，如開關負載、電源電壓波動

、短路、雷電、開關電源、RF放大器和功率放大器及時鍾信號的高頻噪聲等。因此，電路設計和電磁兼容性(EMC)設計的技術水平對產品的質量和技術性能指標將起到非常關鍵的作用。

電磁幹擾通常有兩種情形
，即傳導幹擾和輻射幹擾。傳導幹擾是指通過導電介質把一個電網絡上的信號耦合(幹擾)到另一個電網絡。輻射幹擾是指幹擾源通過空間把其信號耦合(幹擾)到另一個電網絡。因此對EMC問題的研究實際上就是對幹擾源
、耦合途徑、敏(min)感(gan)設(she)備(bei)三(san)者(zhe)之(zhi)間(jian)關(guan)係(xi)的(de)研(yan)究(jiu)。電(dian)磁(ci)兼(jian)容(rong)設(she)計(ji)就(jiu)是(shi)針(zhen)對(dui)電(dian)子(zi)產(chan)品(pin)中(zhong)產(chan)生(sheng)的(de)電(dian)磁(ci)幹(gan)擾(rao)進(jin)行(xing)優(you)化(hua)設(she)計(ji)，使(shi)之(zhi)成(cheng)為(wei)符(fu)合(he)電(dian)磁(ci)兼(jian)容(rong)性(xing)標(biao)準(zhun)的(de)產(chan)品(pin)。

在電子線路中隻要有電場或磁場存在，就會產生電磁幹擾。在高速PCB及係統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射幹擾源

，能發射電磁波並影響其它係統或本係統內其他子係統的正常工作。

diancijianrongshejikaolvweijieshengnengyuanhetigaogongzuoxiaolv

，muqiandaduoshudianzichanpindouxuanyongkaiguandianyuangongdian。tongshi，yuelaiyueduodechanpinyedouhanyoushuzidianlu，yibiantigonggengduodeyingyonggongneng。kaiguandianyuandianluheshuzidianluzhongdeshizhongdianlushimuqiandianzichanpinzhongzuizhuyaodedianciganraoyuan，tamenshidiancijianrongshejidezhuyaoneirong。shejizhong，xuyaobamonixinhaobufen
、高速數字電路部分以及噪聲源DC-DC電(dian)源(yuan)三(san)部(bu)分(fen)合(he)理(li)地(di)分(fen)開(kai)

，使(shi)相(xiang)互(hu)間(jian)的(de)信(xin)號(hao)耦(ou)合(he)達(da)到(dao)最(zui)小(xiao)。在(zai)器(qi)件(jian)布(bu)設(she)方(fang)麵(mian)，遵(zun)從(cong)相(xiang)互(hu)關(guan)聯(lian)的(de)器(qi)件(jian)盡(jin)量(liang)靠(kao)近(jin)的(de)原(yuan)則(ze)，這(zhe)樣(yang)可(ke)以(yi)獲(huo)得(de)較(jiao)好(hao)的(de)抗(kang)噪(zao)聲(sheng)效(xiao)果(guo)。此(ci)外(wai)，印(yin)刷(shua)電(dian)路(lu)板(ban)中(zhong)電(dian)源(yuan)線(xian)和(he)地(di)線(xian)的(de)設(she)計(ji)是(shi)克(ke)服(fu)電(dian)磁(ci)幹(gan)擾(rao)的(de)重(zhong)要(yao)手(shou)段(duan)。

一yi些xie電dian子zi產chan品pin由you於yu對dui電dian磁ci兼jian容rong性xing的de考kao慮lv不bu足zu，致zhi使shi產chan品pin沒mei有you達da到dao電dian磁ci兼jian容rong標biao準zhun的de要yao求qiu，重zhong新xin設she計ji將jiang大da大da推tui遲chi產chan品pin的de上shang市shi時shi間jian，因yin此ci，電dian磁ci兼jian容rong性xing的de改gai變bian顯xian得de比bi較jiao重zhong要yao。首shou先xian
，要yao根gen據ju實shi際ji情qing況kuang對dui產chan品pin進jin行xing診zhen斷duan，找zhao出chu幹gan擾rao源yuan及ji相xiang互hu幹gan擾rao的de途tu徑jing和he方fang式shi，依yi據ju分fen析xi結jie果guo

，進jin行xing有you針zhen對dui性xing的de整zheng改gai。如ru：對幹擾源進行允許範圍內的減弱；分類整理電線電纜以減少線間耦合；改善地線係統；選(xuan)擇(ze)高(gao)導(dao)電(dian)材(cai)料(liao)和(he)鐵(tie)磁(ci)性(xing)材(cai)料(liao)實(shi)現(xian)電(dian)磁(ci)屏(ping)蔽(bi)等(deng)。當(dang)這(zhe)些(xie)措(cuo)施(shi)均(jun)無(wu)法(fa)有(you)效(xiao)改(gai)善(shan)產(chan)品(pin)的(de)電(dian)磁(ci)兼(jian)容(rong)性(xing)能(neng)時(shi)，改(gai)變(bian)電(dian)路(lu)板(ban)的(de)布(bu)線(xian)結(jie)構(gou)是(shi)解(jie)決(jue)問(wen)題(ti)的(de)根(gen)本(ben)辦(ban)法(fa)。
[page]
電路的ESD保護靜電放電（ESD）是從事硬件設計和生產的工程師都必須掌握的知識。很多開發人員往往會遇到這樣的情形：實(shi)驗(yan)室(shi)中(zhong)開(kai)發(fa)的(de)產(chan)品(pin)，測(ce)試(shi)完(wan)全(quan)通(tong)過(guo)
，但(dan)客(ke)戶(hu)使(shi)用(yong)一(yi)段(duan)時(shi)間(jian)後(hou)，即(ji)會(hui)出(chu)現(xian)異(yi)常(chang)現(xian)象(xiang)，故(gu)障(zhang)率(lv)也(ye)不(bu)是(shi)很(hen)高(gao)。一(yi)般(ban)情(qing)況(kuang)下(xia)，這(zhe)些(xie)問(wen)題(ti)大(da)多(duo)由(you)於(yu)浪(lang)湧(yong)衝(chong)擊(ji)、ESD衝擊等原因造成。在電子產品的裝配和製造過程中
，超過25%的半導體芯片的損壞歸咎於ESD。隨著微電子技術的廣泛應用及電磁環境越來越複雜，人們對靜電放電的電磁場效應如電磁幹擾（EMI）及電磁兼容性（EMC）問題越來越重視。

電路設計工程師一般通過一定數量的瞬間電壓抑製器(TVS)器件增加保護。如固狀器件(二極管)
、金屬氧化物變阻器(MOV)
、可控矽整流器
、其他可變電壓的材料(新聚合物器件)、氣體電子管和簡單的火花隙。隨著新一代高速電路的出現

，器件的工作頻率已經從幾kHz上升到GHz，對用於ESD保護的高容量無源器件的要求也越來越高。例如，TVS必須迅速響應到來的浪湧電壓，當浪湧電壓在0.7ns達到8KV(或更高)峰值時，TVS器件的觸發或調整電壓 (與輸入線平行)必須足夠低以便作為一個有效的電壓分配器。安森美半導體的NUC2401是一款帶集成低電容ESD保護功能的共模濾波器
，能提供高速 USB 2.0信號必要的帶寬、恰當的共模衰減及敏感的內部電路ESD保護，保持了信號的完整性。Vishay公司VBUS054B-HS3是一種單芯片ESD解決方案，線路電容間的差別非常小，可保護雙高速USB端口，以防瞬態電壓信號。還可對略低於接地電平的負瞬態進行鉗位，同時在略高於5V工作電壓範圍對正瞬態進行鉗位。現在，電路設計工程師在高頻電路設計中越來越多地采用ESD抑製方案。盡管低成本的矽二極管(或變阻器)的觸發/箝位電壓非常低，但其高頻容量和漏電流無法滿足不斷增長的應用需求。聚合物ESD抑製器在頻率高達6GHz時的衰減小於0.2dB
，對電路的影響幾乎可以忽略不計。

diancijianronghedianlubaohuduisuoyoudianzichanpindeshejieryandoushiwufahuibidewenti。dianlushejigongchengshichuleshuxidiancijianrongxiangguanbiaozhun
，shejizhonghaixuzonghekaolvqijianbenshendexingneng、寄生參數、產品性能
、成本以及係統設計中的每個功能模塊，通過布局布線優化、增加去耦電容、磁珠
、磁環、屏蔽、PCB諧振抑製等措施來確保EMI在控製範圍之內。在製定電路保護設計方案時，最重要的是首先掌握因應的技術方案和設計手段，並據此選擇正確的ESD保護器件。

總結：

解決電路保護與電磁兼容問題，是工程師們熱心去解決和討論的話題。電磁兼容性EMC包括兩個方麵的要求：一方麵是指設備在正常運行過程中對所在環境產生的電磁幹擾不能超過一定的限值
；另(ling)一(yi)方(fang)麵(mian)是(shi)指(zhi)器(qi)具(ju)對(dui)所(suo)在(zai)環(huan)境(jing)中(zhong)存(cun)在(zai)的(de)電(dian)磁(ci)幹(gan)擾(rao)具(ju)有(you)一(yi)定(ding)程(cheng)度(du)的(de)抗(kang)擾(rao)度(du)，即(ji)電(dian)磁(ci)敏(min)感(gan)性(xing)。隨(sui)著(zhe)工(gong)程(cheng)師(shi)們(men)的(de)熱(re)心(xin)研(yan)究(jiu)，難(nan)題(ti)也(ye)逐(zhu)漸(jian)被(bei)攻(gong)克(ke)了(le)。