這(zhe)裏(li)從(cong)一(yi)個(ge)角(jiao)度(du)，通(tong)過(guo)電(dian)路(lu)設(she)計(ji)技(ji)巧(qiao)來(lai)闡(chan)述(shu)防(fang)毛(mao)刺(ci)時(shi)鍾(zhong)切(qie)換(huan)電(dian)路(lu)的(de)設(she)計(ji)思(si)路(lu)。希(xi)望(wang)看(kan)過(guo)之(zhi)後(hou)
，不(bu)用(yong)參(can)考(kao)文(wen)章(zhang)就(jiu)能(neng)夠(gou)自(zi)己(ji)設(she)計(ji)出(chu)這(zhe)個(ge)電(dian)路(lu)。

 

對於一個時鍾切換電路
，輸入兩個異步時鍾clk0
、clk1，以及一個選擇信號sel。

 

(1) 假設不考慮glitch，直接使用Mux就可以完成切頻。電路如下：

由於clk0/clk1/sel之間是異步關係，時鍾切換會發生在任意時刻
，有一定的概率會發生glitch. glitch的危害文章裏已經詳述

，這裏不再重複。

 

(2) 由於sel和clk0和clk1都是不同步的，我們可以從sel同步的方向入手，假如sel需要和clk0和clk1進行同步
，那麼sel必須分成兩路，一個和clk0同步
，一個和clk1同步
，同步之後的sel訊號再和clk0/clk1 gating起來，就可以讓問題簡單化。為了將sel分成兩路，並且clk0/clk1需要分別gating, 那麼可以將mux邏輯用and/or設計出來，如下：

當然此Mux電路還可以用兩個or加上一個and來實現
，都可以。 注意G0和G1兩點就是分別對clk0和clk1進行gating. 將來會在G0/G1點插入同步DFF.

 

(3) 將上麵電路拆開成兩部分，一部分電路通過sel產生sel+和sel-兩路，另一部分電路是gating mux電路, 如下：

 

對於一個時鍾切換電路，輸入兩個異步時鍾clk0、clk1，以及一個選擇信號sel。

 

(1) 假設不考慮glitch
，直接使用Mux就可以完成切頻。電路如下：

隻需要將sel-接上G0, sel+接上G1就是一個mux電路。將電路分開，是為了後續技巧性的功能替換。

 

(4) 將part0電路換成同樣功能的帶反饋的組合電路(為何要這樣做
，屬於電路設計直覺和技巧)。最常見帶反饋的電路是RS觸發器，因此可以將part0換成如下電路。

不過，此時插入同步DFF的地方就多了一個選擇， 如果直接在G0, G1插入同步DFF, clk0和clk1的gating時間先後順序不確定，還是有可能發生毛刺。而在s0和s1處插入同步DFF, 正好利用反饋，讓時鍾切換按照安全的順序進行：

 

(1) 先gating住之前選擇的時鍾

 

(2) 然後再放開將要選擇的時鍾

 

在(1)和(2)之間， 輸出時鍾一直都是無效狀態（對於2and + 1or的mux來說
，無效狀態就是0)

注意幾點：

(1) 對s0插入的DFF需要用clk0作為時鍾, 對於s1插入的DFF需要用clk1作為時鍾。

                     

(2) 後一級的DFF必須使用clock下降沿，因為是用AND門進行gating(如果用上升沿
，則更容易出現毛刺)。如果換成2個OR+1個AND的MUX, 則必須用上升沿。

                    

(3) 必須插入兩級DFF防止metal stable, 前一級可以用上升沿，也可以用下降沿，用上升沿是為了節省時間。

                    

(4) 所有的DFF 複位值都是0
，即讓clk_out處於無效狀態。

                    

(5) 必須滿足先gating後放開的順序
，如果不滿足
，可以在G0/G1處各插入一個反相器。(用part0_b搭配part1的時候需要插入反相器，如下圖)

(6)搭配不同的part0電路和part1電路，經過稍許修改，都可以完成防毛刺切頻電路的設計。