【導讀】TI Transceiver芯片是高集成度，高性能的射頻收發器芯片。產品族內產品架構種類豐富。在產品架構方麵
，包括了以AFE77xx係列為代表的零中頻架構收發信機
，以AFE80xx, AFE79xx
，AFE76xx係列為代表的射頻直采架構收發信機。在產品通道數方麵，支持最低2T2R1F，4T4R2F到8T8R2F的通道數。同時

，也支持大部分射頻控製功能，如AC校正，PAP保護以及AGC控製功能。本篇blog會簡單介紹AFE8092的AGC功能中涉及的幀同步特性，指導用戶針對射頻係統要求進行參數指標設計。

AFE8092是TI 基(ji)於(yu)射(she)頻(pin)直(zhi)采(cai)架(jia)構(gou)的(de)收(shou)發(fa)信(xin)機(ji)

，由(you)於(yu)其(qi)大(da)帶(dai)寬(kuan)，高(gao)性(xing)能(neng)射(she)頻(pin)指(zhi)標(biao)
，高(gao)靈(ling)活(huo)度(du)的(de)優(you)勢(shi)廣(guang)泛(fan)應(ying)用(yong)在(zai)基(ji)站(zhan)射(she)頻(pin)板(ban)上(shang)。其(qi)框(kuang)圖(tu)如(ru)下(xia)所(suo)示(shi)。其(qi)中(zhong)，每(mei)個(ge)發(fa)射(she)鏈(lian)路(lu)包(bao)含(han)最(zui)高(gao)12Gsps采樣率的DAC

，最高支持到800MHz的帶寬，40dB動態範圍0.125dB增益步進（0.125dB由數字部分提供）的DSA用於進行鏈路增益調整。其數字部分包括信號鏈路上的DDC/DUC，靈活適應用戶的多頻段應用場景，也包括數字PAP功能方便用戶進行係統魯棒性設計。

每個接收鏈路包括最大采樣率4Gsps的ADC，最高支持400Mhz的帶寬，31dB步進的DSA用於進行鏈路增益控製。其數字部分和發射鏈路類似，同時也集成了AGC(Automatic Gain Control)控製功能。

圖1 AFE8092內部模塊架構框圖

在基站射頻係統應用中

，由於UE用(yong)戶(hu)接(jie)入(ru)的(de)隨(sui)機(ji)性(xing)
，接(jie)收(shou)機(ji)收(shou)到(dao)的(de)射(she)頻(pin)信(xin)號(hao)功(gong)率(lv)具(ju)有(you)著(zhe)時(shi)變(bian)特(te)性(xing)，而(er)基(ji)於(yu)射(she)頻(pin)接(jie)收(shou)機(ji)動(dong)態(tai)靈(ling)敏(min)度(du)考(kao)慮(lv)，接(jie)收(shou)機(ji)需(xu)要(yao)根(gen)據(ju)基(ji)站(zhan)收(shou)到(dao)的(de)信(xin)號(hao)功(gong)率(lv)大(da)小(xiao)針(zhen)對(dui)信(xin)號(hao)鏈(lian)路(lu)的(de)增(zeng)益(yi)進(jin)行(xing)實(shi)時(shi)更(geng)新(xin)，因(yin)此(ci)AFE8092集成了AGC控製功能在係統中實現閉環增益控製功能。AFE8092的AGC控製框圖如下所示.AFE8092的AGC控製邏輯為基於器件RX鏈路上的射頻功率檢測器的回讀結果進行動態的DSA擋位調節。

圖2 AFE8092 接收鏈路AGC模塊示意圖

可以看到，在傳統的AGC調整行為模式中，AGC控製器收到的信息隻有射頻功率檢測器信息，隻對外部信號功率負責，不對射頻無線幀負責。但是在TDD應用場景中，存在著無線幀的概念。如下圖所示， D時隙內TX打開

，U時隙內RX打開，S時隙內TX/RX按照特定比例時間打開。可以看到，從D切換到S時，存在著RX從關閉到打開的情況
，從U切換到D時
，存在著RX從打開到關閉的情況。這種控製模式在某些場景下存在著兩點問題：(1)單個上行時隙中間位置，用戶不想要觸發AGC; (2)在U時隙開始時可能存在的大信號是用戶想要忽略掉，不想要計入AGC事件中去的。因此

，TI基於此需求在AFE8092中集成了我們所說的幀同步功能。

圖3 無線幀時隙示意圖

幀同步功能的核心是在單個上行時隙內凍結DSA，在下次出現RX打開動作(RX_EN)時再進行DSA調整。同時，計數器和調整DSA的動作都需要和RX_EN進行時延上的聯動。共有兩種和係統聯動的配置模式：AGC功率統計窗長在單個RX時隙內和AGC功率統計窗長跨RX時隙。

如圖3所示為AGC功率統計窗長（圖中紅色方框為功率統計窗）在單個RX時隙內的行為模式示意圖
，時間流動方向為從左到右
，一次完整的AGC調整周期按照圖中標注的步驟順次執行。下麵一一進行解釋：

1. RX_EN信號來臨，RX通道開啟

2. RX_EN信號來臨後
，一段時間(windowOffsetPeriod
，用戶可配參數)內AGC的功率統計計數器和DSA不做任何動作。

3. 經曆過windowOffsetPeriod後，會有兩個動作：

●   如果上一周期內的AGC觸發了控製動作，則DSA按照AGC控製邏輯調整到預期值

●   AGC觸發門限動作：功率統計計數器清零並重新計數

4. 經過一段時間(windowPeriod，用戶可配參數)後
，計數器被freeze同時DSA不做任何動作

5. 進入下一個幀同步周期

圖4 AGC功率統計窗長<TDD Slot

如圖4所示為AGC功率統計窗長（圖中紅色方框為功率統計窗）跨越單個RX時隙的行為模式示意圖。與圖4的例子有些類似，區別主要是圖5的例子中，在RX_EN重新拉低後，RX的計數器不會複位直至WindowPeriod結束。在WindowPeriod跨越多個RX_EN的情況下，AGC會統計多個上行時隙的功率並進行DSA動作判決。

圖5 AGC功率統計窗長>TDD Slot

作者：Jason Ren 

來源：TI

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

矽麥音頻放大電路

超低功耗無線 MCU：玩轉睡眠模式

太陽誘電導電性高分子混合鋁電解電容器

如何為ADAS處理器提供超過100A的電流

TLVR高壓考慮事項