【導讀】本文對模擬、shuzihehunheboshuchengxingjiagoudenengxiaobijinxinglebijiao，bingzhenduijieshouxiangkongzhenkaifalezhesanzhongjiagoudegonghaodexiangxifangchengmoxing。gaimoxingqingchushuominglegezhongqijianduizonggonghaodegongxian，yijigonghaoruhesuizhenliedegezhongcanshuerbianhua。duibutongzhenliejiagoudegonghao/波束帶寬積的比較表明，對於具有大量元件的毫米波相控陣，混合方法具有優勢。

簡介

本(ben)文(wen)比(bi)較(jiao)了(le)不(bu)同(tong)波(bo)束(shu)成(cheng)型(xing)方(fang)法(fa)，重(zhong)點(dian)關(guan)注(zhu)這(zhe)些(xie)方(fang)法(fa)創(chuang)建(jian)多(duo)個(ge)同(tong)時(shi)波(bo)束(shu)的(de)能(neng)力(li)和(he)能(neng)效(xiao)比(bi)。相(xiang)控(kong)陣(zhen)在(zai)現(xian)代(dai)雷(lei)達(da)和(he)通(tong)信(xin)係(xi)統(tong)中(zhong)發(fa)揮(hui)著(zhe)越(yue)來(lai)越(yue)重(zhong)要(yao)的(de)作(zuo)用(yong)，這(zhe)使(shi)人(ren)們(men)對(dui)提(ti)高(gao)係(xi)統(tong)性(xing)能(neng)和(he)效(xiao)率(lv)重(zhong)新(xin)產(chan)生(sheng)了(le)興(xing)趣(qu)。數(shu)十(shi)年(nian)來(lai)
，數(shu)字(zi)波(bo)束(shu)成(cheng)型(xing)(DBF)jiqiyuchuantongmonifangfaxiangbideyoushiyiguangweirenzhi，danyushuzixinhaochulixiangguandegezhongtiaozhanzuailetadeyingyong。suizhetezhengchicundebuduansuoxiaoyijiyoucidailaidejisuannenglidezhishujizengchang，womenkandao，xianzaidajiapubianyouxingqucaiyongshuzixiangkongzhen。suiranDBF具有許多吸引人的特性
，但更高的功耗和成本仍然是一個問題。混合波束成型方法具有出色的能效比，可能適合於許多應用。

模擬與數字波束成型

boshuchengxingdehexinshiyanchiheqiuheyunsuan

，takeyifashengzaimoniyuhuoshuziyuzhong。genjuyanchihuoxiangyizaixinhaolianzhongyingyongdeweizhi，moniboshuchengxingyoukeyifenweiduogezileibie。benwenjinkaolvshepinboshuchengxing。rutu1asuoshi
，laizitianxianyuanjiandexinhaojingguojiaquanhehebing
，chanshengyigeboshu
，ranhouyouhunpinqihexinhaolianqiyubufenjiayichuli
，zhejiushixiangkongzhendechuantongshixianfangshi。

圖1. (a) 模擬和 (b) 數字波束成型架構的比較。

zhezhongjiagoudequedianzhiyishinanyichuangjiandaliangtongshiboshu。xianzai，weilechuangjianduogeboshu，meigeyuanjiandexinhaoxuyaoxianfenli，zaidulidiyanchiheqiuhe。weicisuoxudekebianfuduhexiangwei(VAP)模塊的數量與元件數量和波束數量成正比。VAP模mo塊kuai以yi及ji網wang絡luo的de分fen路lu和he合he並bing需xu要yao占zhan用yong很hen大da的de麵mian積ji，而er且qie除chu了le幾ji個ge波bo束shu之zhi外wai，網wang絡luo分fen路lu和he合he並bing造zao成cheng的de不bu斷duan增zeng加jia的de麵mian積ji要yao求qiu和he複fu雜za性xing使shi得de實shi現xian多duo個ge同tong時shi模mo擬ni波bo束shu變bian得de不bu切qie實shi際ji。對dui於yu平ping麵mian陣zhen列lie，不bu斷duan增zeng加jia的de麵mian積ji還hai使shi得de難nan以yi將jiang電dian子zi器qi件jian安an裝zhuang在zai元yuan件jian間jian距ju所suo決jue定ding的de網wang格ge內nei。此ci外wai，更geng為wei根gen本ben的de是shi
，每mei次ci分fen路lu時shi，信xin噪zao比bi(SNR)都會降低，而且本底噪聲限製了信號可以分路的次數，超過此次數
，信號就會淹沒在本底噪聲中。

而使用DBF的話，創建多個同時波束相對較容易。如圖1bsuoshi
，meigeyuanjiandexinhaodoubeidulishuzihua，ranhouzaishuziyuzhongjinxingboshuchengxingcaozuo。yidanjinrushuziyu，jiukeyizaibusunshibaozhendudeqingkuangxiachuangjianxinhaodefuben，ranhoujiangxinhaodexinfubenyanchibingqiuheyichuangjianxinboshu。zhekeyigenjuxuyaozhongfuduoci，lilunshangkechanshengwuxianshuliangdeboshu。shijianzhong，shuzixinhaochulijixiangguangonghaohechengbenbushiwuxiande


，zhehuixianzhiboshushulianghuoboshudaikuanji。ciwai，DBF中的波束數量可以隨時重新配置，這是模擬技術無法做到的。DBF還支持更好的校準和自適應歸零。所有這些優點使得DBF對通信和雷達係統中的各種相控陣應用非常有吸引力。但是
，所有這些好處都是以增加成本和功耗為代價的。基帶DBF需要為每個元件配備一個ADCheyigehunpinqi
，ermoniboshuchengxingzhixuyaoweimeigeboshupeibeixiangguanqijian。qijianshuliangdezengjiahuixianzhutigaogonghaohechengben
，youqishiduiyudaxingzhenlie。ciwai，DBF中的波束成型發生在基帶，混頻器和ADC會受到每個元件的廣闊視場中存在的任何信號的影響，因此需要有足夠的動態範圍來處理可能的幹擾。對於模擬波束成型，混頻器和ADC享有空間濾波的好處，因此動態範圍要求可以放寬。在分配高頻LO信號的同時保持相位相幹性
，也是DBF實現方案的一個挑戰，而且會增加功耗。

數字波束成型的計算需求是總體功耗的一個重要貢獻因素。DSP須處理的數據量與元件數量

、波束數量和信號的瞬時帶寬成正比。

對於在毫米波頻率運行的大型陣列，信號帶寬通常很大，數據負載可能高得像天文數字。例如，對於一個具有500 MHz帶寬和8位ADC的1024元件陣列，DSP需要處理每波束每秒大約8 Tb的數據。移動和處理如此大量的數據需要消耗相當多的電力。就計算負載而言，這相當於為每個波束每秒執行大約4×10¹²次乘法運算。對於全信號帶寬的多個波束，所需的計算能力超出了當今的DSPyingjiandenenglifanwei。zaidianxingshixianzhong

，boshudaikuanjibaochibubian，ruozengjiaboshushuliang，zongdaikuanjiangzaigeboshuzhijianfenpei。shuzixinhaochulitongchangyifenbushifangshijinxing
，yibiannenggouyingduidaliangshuju。danzhetongchangxuyaoquanhenggezhongyinsu，ruboshuchengxinglinghuoxing、功耗
、延遲等。除了處理能力之外

，各種DSP模塊的高速輸入/輸出數據接口也會消耗大量電力。

混合波束成型

顧gu名ming思si義yi，混hun合he波bo束shu成cheng型xing是shi模mo擬ni和he數shu字zi波bo束shu成cheng型xing技ji術shu的de結jie合he，在zai兩liang者zhe之zhi間jian提ti供gong了le一yi個ge中zhong間jian地di帶dai。做zuo法fa之zhi一yi是shi將jiang陣zhen列lie劃hua分fen為wei更geng小xiao的de子zi陣zhen列lie
，並bing在zai子zi陣zhen列lie內nei執zhi行xing模mo擬ni波bo束shu成cheng型xing。如ru果guo子zi陣zhen列lie中zhong的de元yuan件jian數shu量liang相xiang對dui較jiao少shao，則ze產chan生sheng的de波bo束shu相xiang對dui較jiao寬kuan，如ru圖tu2所suo示shi。每mei個ge子zi陣zhen列lie可ke以yi被bei認ren為wei是shi具ju有you某mou種zhong定ding向xiang輻fu射she圖tu的de超chao級ji元yuan件jian。然ran後hou使shi用yong來lai自zi子zi陣zhen列lie的de信xin號hao執zhi行xing數shu字zi波bo束shu成cheng型xing
，產chan生sheng對dui應ying於yu陣zhen列lie全quan孔kong徑jing的de高gao增zeng益yi窄zhai波bo束shu。采cai用yong這zhe種zhong方fang法fa時shi，與yu全quan數shu字zi波bo束shu成cheng型xing相xiang比bi，混hun頻pin器qi和heADC的數量以及數據處理負載的大小減少的幅度等於子陣列的大小，因此成本和功耗顯著節省。對於32×32元件陣列，若子陣列為2×2大小，則將產生256個子陣列
，其半功率波束寬度(HPBW)為50.8°或0.61立體弧度。使用來自256個子陣列的信號
，可以利用DBF在合乎實際的範圍內創建盡可能多的波束。對應於全孔徑的HPBW為3.2°或0.0024 sr。然後，在每個子陣列的波束內可以創建大約254個數字波束

，它們相互之間不會明顯重疊。與全DBF相(xiang)比(bi)，這(zhe)種(zhong)方(fang)法(fa)的(de)一(yi)個(ge)限(xian)製(zhi)是(shi)所(suo)有(you)數(shu)字(zi)波(bo)束(shu)都(dou)將(jiang)包(bao)含(han)在(zai)子(zi)陣(zhen)列(lie)方(fang)向(xiang)圖(tu)的(de)視(shi)場(chang)內(nei)。子(zi)陣(zhen)列(lie)模(mo)擬(ni)波(bo)束(shu)當(dang)然(ran)也(ye)可(ke)以(yi)進(jin)行(xing)控(kong)製(zhi)，但(dan)在(zai)一(yi)個(ge)時(shi)間(jian)點(dian)，模(mo)擬(ni)波(bo)束(shu)寬(kuan)度(du)會(hui)限(xian)製(zhi)最(zui)終(zhong)波(bo)束(shu)的(de)指(zhi)向(xiang)。

子(zi)陣(zhen)列(lie)方(fang)向(xiang)圖(tu)通(tong)常(chang)很(hen)寬(kuan)，這(zhe)對(dui)於(yu)許(xu)多(duo)應(ying)用(yong)來(lai)說(shuo)可(ke)能(neng)是(shi)一(yi)個(ge)可(ke)以(yi)接(jie)受(shou)的(de)折(zhe)衷(zhong)方(fang)案(an)。對(dui)於(yu)其(qi)他(ta)需(xu)要(yao)更(geng)大(da)靈(ling)活(huo)性(xing)的(de)應(ying)用(yong)而(er)言(yan)
，可(ke)以(yi)創(chuang)建(jian)多(duo)個(ge)獨(du)立(li)的(de)模(mo)擬(ni)波(bo)束(shu)來(lai)解(jie)決(jue)此(ci)問(wen)題(ti)。這(zhe)將(jiang)需(xu)要(yao)在(zai)RF前端使用更多VAP模塊，但與全DBF相比，仍然可以減少ADC和混頻器的數量。如圖3所示
，可以創建兩個模擬波束以實現更大的覆蓋範圍，同時仍能將混頻器、ADC和產生的數據流的數量減少兩倍。

圖3. 多個模擬波束的混合波束成型。

與DBFxiangbi，hunheboshuchengxinghaihuidaozhipangbantuihua。dangyuanlimoniboshuzhongxinsaomiaoshuziboshushi，xiangweikongzhidehunhexinghuiyinruxiangweiwucha。zizhenlieneiyuanjianzhijiandexiangweibianhuayoumoniboshukongzhiqueding
，wulunshuzisaomiaojiaoduruhedoubaochiguding。duiyugeidingdesaomiaojiaodu，shuzikongzhizhinengjiangshidangdexiangweiyingyongyuzizhenliedezhongxin
；dangcongzhongxinxiangzizhenliebianyuanyidongshi，xiangweiwuchahuizengjia。zhedaozhizhenggezhenliechuxianzhouqixingxiangweiwucha，congerjiangdiboshuzengyibingchanshengzhunpangbanhezhaban。zhexieyingxiangsuizhesaomiaojiaodudezengdaerzengjia，yuchunmonihuoshuzijiagouxiangbi，zheshihunheboshuchengxingdeyigequedian。rangwuchabianchengfeizhouqixingkeyigaishanpangbanhezhabandetuihua，zhekeyitongguohunhezizhenliedaxiao、方向和位置來實現。

能效比

本節從接收相控陣的角度比較模擬、數字和混合波束成型的能效比。模擬、數字和混合波束成型的功耗模型分別由公式2、3、4給出。表1列出了各種符號的含義以及它們在後續分析中的假定值。

表1. 符號、含義
、假定值和相關參考文獻

關於功耗模型的一些關鍵點如下：

●    假設混頻器處的射頻信號功率對於所有三種波束成型架構都相同。

●    在一些公開文獻中，有人認為對於DBF，由於ADC的量化噪聲對SNR的影響有所降低（降幅等於陣列因子）
，因此與模擬波束成型相比，所需的位數可以減少。然而，在DBF中，ADC也ye需xu要yao具ju有you更geng高gao的de動dong態tai範fan圍wei
，因yin為wei它ta們men不bu享xiang有you空kong間jian濾lv波bo的de好hao處chu，而er且qie需xu要yao處chu理li各ge元yuan件jian輻fu射she圖tu的de視shi場chang中zhong存cun在zai的de所suo有you幹gan擾rao。考kao慮lv到dao這zhe一yi點dian，本ben模mo型xing假jia設sheADC的位數在所有情況中都相同。

●    對於DBF，波束帶寬積受DSP處理能力的限製，這一點在變量DSP_TP中考慮。對於混合情況，最大處理能力隨著功耗的降低而成比例降低。

●    DBF的DSP功耗有兩個部分——計算和I/O。每次複數乘法需要四次實數乘法和累加(MAC)運算，基於 "Assessing Trends in Performance per Watt for Signal Processing Applications" （信號處理應用的每瓦性能趨勢評估）一文⁵，MAC運算的功耗計算結果為大約1.25 mW/GMAC。在這種情況下
，I/O消耗了大部分DSP功率，根據 "A 56-Gb/s PAM4 Wireline Transceiver Using a 32-Way Time-Interleaved SAR ADC in 16-nm FinFET" （16 nm FinFET中使用32路時間交錯SAR ADC的56 Gbps PAM4有線收發器）一文⁶，其估計值為10 mW/Gbps。對於需要更密集計算的更複雜波束成型方法
，功耗比的偏斜會更小
，但DSP總功耗會增加。此外，此模型中的I/O功耗假設基於最低數據傳輸。根據DBF架構
，I/O的功耗可能更高。

●    ADC和DSP計算的功耗與位數呈指數關係。因此，可以通過減少位數來大幅降低這些功耗數值。另一方麵
，作為最大貢獻因素的DSP I/O功耗隨位數的變化不是那麼劇烈。

●    布線損耗(L_path)通過合並矽IC和低損耗PCB上的GCPW傳輸線的損耗來計算。對於片內傳輸線，假設損耗為0.4 dB/mm，而對於PCB走線⁸，損耗取為0.025 dB/mm。另外，據估計，5%的線路是在芯片上，其餘是在PCB上。模擬波束成型考慮射頻合並相關的布線損耗，而數字波束成型考慮LO分配網絡的損耗。

●    對於混合模型
，假設每個波束對應於陣列的全孔徑。

功耗與波束數量的依賴關係如圖4所示。對於模擬情況，改變波束數量需要更改設計
，而在DBF中
，波束數量可以隨時改變，設計則保持不變。對於混合情況，考慮具有固定數量模擬波束(n_s)的單一設計。另外假設，當波束數量小於n_s時，未使用路徑中的放大器關斷。

圖4. 模擬、數字和混合（具有四個模擬波束）boshuchengxingjiagoudegonghaoyuboshushuliangdeguanxiduiyumoniqingkuang，chaoguosigeboshushiquxianxianshiweixuxian
，biaoshishiyongmonijishunanyishixiangengduoboshu。duiyushuzihehunheqingkuang，yidandadaoDSP的容量，每個波束的功率和帶寬就變得恒定。

對於單個波束，由於額外混頻器、LO放大器和ADC的開銷
，數字實現方案會消耗更多功率。對於數字情況，功耗增加的速率取決於聚合數據速率的增加情況；對於模擬情況
，功耗增加的速率與補償分路和附加VAPmokuaizaochengdesunhaosuoxudegonglvyouguan。youyushangshuwangluofenluhehebingdefuzaxing

，shiyongmoniboshuchengxingshixiandaliangboshushibuqieshijide，chaoguosigeboshudexuxianfanyinglezheyishishi。duiyuDBF，一旦達到最大DSP容量

，功耗便不再增加。超過這一點之後
，若增加波束數量
，則每個波束的帶寬會減少。在功耗方麵，DBF與ABF不相上下
，有大量波束時功耗更少。與DBF相比，混合方法顯著降低了功耗開銷和斜率
，並更快地達到盈虧平衡點。

圖5顯xian示shi了le每mei波bo束shu帶dai寬kuan積ji的de功gong耗hao
，並bing比bi較jiao了le三san種zhong波bo束shu成cheng型xing情qing況kuang的de能neng效xiao比bi。可ke以yi看kan出chu，模mo擬ni波bo束shu成cheng型xing始shi終zhong更geng有you效xiao率lv。混hun合he方fang法fa從cong兩liang個ge極ji端duan之zhi間jian的de某mou個ge位wei置zhi開kai始shi
，隨sui著zhe波bo束shu數shu量liang增zeng加jia而er變bian得de與yu模mo擬ni情qing況kuang相xiang當dang。

圖5. 比較模擬、數字和混合波束成型架構的能效比。

結論

本文介紹的比較和功耗模型僅適用於接收(Rx)相控陣。對於發射情況，一些基本假設將會改變，全DBF架構的功耗增加可能不那麼嚴重。即使對於接收情況
，三種架構之間的差異在很大程度上也取決於公式2至4中所示的參數。對於表1中zhong未wei給gei出chu的de參can數shu值zhi
，圖tu表biao之zhi間jian的de差cha異yi將jiang會hui變bian化hua。但dan可ke以yi肯ken定ding地di說shuo，混hun合he方fang法fa可ke讓rang許xu多duo應ying用yong大da幅fu節jie省sheng功gong耗hao
，同tong時shi保bao留liu數shu字zi波bo束shu成cheng型xing的de大da部bu分fen優you勢shi。如ru前qian所suo述shu，采cai用yong混hun合he路lu線xian有you缺que點dian
，但dan對dui於yu許xu多duo應ying用yong而er言yan
，這zhe些xie不bu足zu可ke以yi被bei節jie省sheng的de功gong耗hao所suo抵di消xiao。

參考電路

¹. Chaojiang Li、Omar El-Aassar、Arvind Kumar
、Myra Boenke和Gabriel M. Rebeiz。 “采用CMOS SOI工藝的LNA設計—l.4dB NF K/Ka頻段LNA。”IEEE/MTT-S國際微波研討會—IMS，2018年6月。

². Charley Wilson和Brian Floyd。“20–30 GHz混頻器—首款采用45-nm SOI CMOS技術的接收器。” IEEE射頻集成電路研討會(RFIC)，2016年5月。

³. Boris Murmann。“ADC 性能調查1997-2021。” ISSCC和VLSI 研討會。

⁴. Maarten Baert和Wim Dehaene。 “基於VCO的20.1 A 5GS/s 7.2 ENOB時間交錯ADC可實現30.5fJ/轉換器步進。”IEEE 國際固態電路大會—(ISSCC)
，2019年2月。

⁵. Brian Degnan、Bo Marr和Jennifer Hasler。“評估信號處理應用的每瓦性能趨勢。” IEEE超大規模集成(VLSI)係統會刊
，第24卷第1期，2016年1月。

⁶. Yohan Frans、Jaewook Shin



、Lei Zhou、Parag Upadhyaya
、Jay Im、Vassili Kireev、Mohamed Elzeftawi
、Hiva Hedayati、Toan Pham

、Santiago Asuncion

、Chris Borrelli、Geoff Zhang、Hongtao Zhang和Ken Chang。“16-nm FinFET中使用32路時間交錯SAR ADC的56-Gb/s PAM4有線收發器。” IEEE固態電路雜誌，第52卷第4期
，2017年4月。

⁷. Umut Kodak和Gabriel M. Rebeiz。“45nm CMOS SOI 中用於高效率高線性度5G係統的雙向倒裝芯片28 GHz相控陣內核芯片。” IEEE射頻集成電路研討會(RFIC)
，2017年6月。

⁸. John Coonrod。 “毫米波電路的PCB設計和製造問題。” 高頻電子，Rogers Corp.
，2021年3月

來源：ADI

作者：Prabir Saha

免責聲明：本文為轉載文章
，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片
、文字如涉及作品版權問題

，請聯係小編進行處理。

推薦閱讀：

最新的1200V CoolSiC MOSFET中的.XT技術如何提高器件性能和壽命

構建滿足特定應用要求的DPS係統需要考慮這些因素！

使用碳化矽進行雙向車載充電機設計

采用以太網AVB技術的時間敏感型車載網絡

無需附加傳感器的升壓PFC變換器輸入功率估算可行性與準確性分析