【導讀】NCD(V)5700x 是大電流單通道柵極驅動器，內置電流隔離功能
，用於在高功率應用中實現高係統效率和可靠性。其特性包括：互補輸入（IN+ 和 IN-）
，開漏故障（）和就緒 (RDY) 輸出，複位或清除故障功能（），有源米勒箝位 (CLAMP)，去飽和保護 (DESAT)
，去飽和情況下軟關斷，拉電流 (OUTH) 和灌電流 (OUTL) 分離驅動輸出（僅限 NCD(V)57000），精確欠壓閉鎖 (UVLO)，低傳播延遲（最大值90 ns）和小脈衝失真（最大值25 ns），較高的共模瞬變抗擾度 (CMTI)——在 VCM = 1500 V條件下可承受 100kV/us（最小值），輸入信號範圍涵蓋 5 V 和 3.3 V
，輸出差分偏置電壓（VDD2-VEE2）最高 25 V（最大值）
，VDD2 額定值為 25 V（最大值），VEE2 額定值為 -10 V（最大值）。NCD(V)5700x 提供 5 kVrms 電流隔離和 1.2 kV 工作電壓能力
，輸入和輸出之間的爬電距離保證至少 8 mm。寬體 SOIC-16 封裝滿足增強型安全絕緣要求。

本應用筆記介紹 NCD(V)5700x 在係統應用中的一些參數
、功能和設計技巧。

互補輸入邏輯信號與輸出之間的關係如表 1 所示。

表 1. 輸入和輸出信號邏輯

注：X：浮空
，內部 50 kΩ 下拉電阻將 IN+ 下拉至 GND1
，內部 50 kΩ 上拉電阻將 IN- 上拉至 VDD1。Hi-Z：高阻抗狀態。

輸入邏輯信號框圖如圖 1 所示。

圖1. 輸入邏輯信號框圖

為了獲得良好的信號質量和抗擾度，可以在微控製器和柵極驅動器輸入（IN+、IN-
、）之間放置一個輸入濾波器 RC 網絡。RC 值將取決於係統要求的輸入頻率範圍、占空比和時間延遲。此 RC 濾波器的應用電路如圖 2 所示。此 RC 濾lv波bo器qi需xu要yao放fang在zai盡jin可ke能neng靠kao近jin柵zha極ji驅qu動dong器qi引yin腳jiao引yin線xian的de地di方fang。高gao壓ya輸shu出chu電dian路lu的de共gong模mo瞬shun變bian噪zao聲sheng可ke能neng會hui幹gan擾rao低di壓ya輸shu入ru側ce。數shu字zi控kong製zhi輸shu入ru應ying使shi用yong低di阻zu抗kang信xin號hao源yuan以yi防fang止zhi出chu現xian毛mao刺ci或huo造zao成cheng意yi外wai開kai關guan。優you先xian使shi用yong標biao準zhun CMOS 或推挽驅動電路，避免開漏配置。

圖 2. 輸入信號的 RC 濾波器網絡

根據表 1
，當 PWM 信號作用於同相輸入 (IN+) 時
，反相輸入 (IN-) 可用於使能/禁用輸入信號。信號使能/禁用的電路示例如圖 3 所示。

此配置僅控製輸出信號，不控製任何保護（UVLO 和去飽和）的複位功能，輸出跟隨同相信號。

圖 3. 反相輸入 (IN-) 控製信號使能

串聯電阻和解耦電容必須置於 VDD1 和 GND1 之間。電容需要盡可能靠近柵極驅動器引腳引線，以濾除任何高頻噪聲並維持輸入偏置電壓。一般使用值為 0.1 μF 和 2.2 μF 的低 ESL 和 ESR 芯片電容 (MLCC)
，如圖 4 所示。圖 5 顯示了 5.0 V 和 3.3 V 條件下的典型輸入偏置工作電源電流；當采用 5.0 V 或 3.3 V 電源供電時，可以估算功率需求。

圖 4.用於輸入電源偏置 (VDD1) 的解耦電容

圖 5. 輸入電源電流 (IDD1) 與輸入頻率

NCD5700x 係列具有高拉電流和灌電流能力。因而需要額外的布局措施，尤其是當外部柵極電阻值較小時。由於內部功率 MOSFET 導通

，將出現高峰值電流瞬變。解耦電容須放置在 VDD2、VEE2 和 GND2 之間
，並且盡可能靠近驅動器引腳引線，以防止 PCB zouxianhefengzhuangdejishengdiangandaozhipianzhidianyaguochonghuoqianchong。zhuyaodianliuxuqiulaiziwaibufuzaidianrong，yincifengzhidianliuqujueyuwaibuzhajidianzu。zaiyibanyingyongzhong，dangzhajidianzuzhidayu 10 Ω 時，每個正 (VDD2) 和負 (VEE2) 偏置需要 10 μF 電容。當柵極電阻小於 10 Ω 時，建議使用 20 μF 電容。當然
，低 ESL 和 ESR 芯片電容 (MLCC) 是首選。電路示例如圖 6 所示。典型輸出偏置工作電源電流與輸入頻率、環境溫度、負載電容的關係分別如圖 7
、圖 8 和圖 9 所示。

請注意，這些曲線代表外部柵極電阻僅為 1 Ω 時(shi)的(de)極(ji)端(duan)開(kai)關(guan)條(tiao)件(jian)。大(da)多(duo)數(shu)應(ying)用(yong)會(hui)使(shi)用(yong)更(geng)高(gao)的(de)柵(zha)極(ji)電(dian)阻(zu)值(zhi)
，因(yin)此(ci)，電(dian)流(liu)將(jiang)比(bi)這(zhe)些(xie)曲(qu)線(xian)中(zhong)所(suo)示(shi)的(de)值(zhi)要(yao)低(di)。可(ke)以(yi)估(gu)計(ji)正(zheng)偏(pian)置(zhi)和(he)負(fu)偏(pian)置(zhi)電(dian)源(yuan)的(de)功(gong)率(lv)需(xu)求(qiu)。

圖6. 用於輸出電源偏置的解耦電容（VDD2和VEE2）

圖 7. 輸出電源電流（IDD2 和 IEE2）與輸入頻率

圖 8. 輸出電源電流（IDD2 和 IEE2）與負載電容

圖 9. 輸出電源電流（IDD2 和 IEE2）與環境溫度

dangwaibuzhajidianzuhedianyuanpianzhishigudingzhishi，wubijianzhazhajiqudongqidegonghao。shejifanganbixuquebaodangqijianzaiqiwangwendufanweineigongzuoshi，qijianjiewenbuchaoguoedingzuidazhi。zhajiqudongqidegonghaojisuangongshiruxiasuoshi。

其中：

PD-total 為器件總功耗(W)

PD-input 為輸入偏置(VDD1)功耗 (W)

PD-output 為輸出偏置(VDD2
、VEE2)功耗 (W)

為了計算輸入偏置功耗 (PD-input)，可以使用圖 5 中提供的輸入電源電流值或數據表中的最大偏置電流。公式為：

圖 10 中的框圖顯示了輸出偏置功率輸送路徑。為了計算輸出偏置功耗 (PD-output)
，必須考慮兩個因素。首先是拉電流/灌電流功率 MOSFET 的內部邏輯電路和結電容充放電損耗的基本工作功率需求。這可以在空載條件下使用特定的 VDD2 和 VEE2 電壓偏置條件進行測量，如圖 11 所示。其次，當輸出驅動負載時

，輸出偏置的功耗在內部拉電流/灌電流功率 MOSFET 的等效導通電阻和外部柵極電阻之間分配。

圖 10.輸出偏置的功率輸送路徑

圖 11.空載時的輸出電源電流（IDD2、IEE2）與輸入頻率

PD-output 的計算公式為：

其中：

Fi = 輸入頻率

Qg = 柵極電荷

Rsource = 內部拉電流 MOSFET 導通電阻 圖片 1Ω

Rsink = 內部灌電流 MOSFET 導通電阻 圖片1Ω

Rg = 外部柵極電阻

結溫可通過下式估算：

其中：

Rth(JA) = 結至環境熱阻

TA = 環境溫度

Tth(JA) = 150°C/W
，條件：100 mm2，1 盎司銅
，1 個表麵層

Tth(JA) = 84°C/W，條件：650 mm2，1 盎司銅，1 個表麵層和2個內部電源平麵層

（公式4）也可用於計算最大結溫 TJ(MAX) 為 150°C 時環境溫度 (TA) 下的最大允許功耗 (PD )。圖 12 顯示了基於特定 PCB 布局、層和表麵積的 NCD(V)5700x 係列結至環境熱阻對應的功耗降額曲線。

圖 12：NCD(V)5700x 係列的功耗降額曲線

為確保驅動操作的電壓正確，輸入 (VDD1) 和輸出 (VDD2) 偏置電源通過欠壓閉鎖保護進行監測。當 UVLO 保護被觸發時
，輸出信號邏輯將立即變為低電平

，傳播延遲變短。RDY 引腳上的電源良好 (READY) 信號僅表示此 UVLO 事件
，可能具有 8 μs（典型值）延遲時間。RDY 引腳輸出接口為內部開漏，通過 50 kΩ 上拉電阻拉至 VDD1。圖 13 中的框圖顯示了 UVLO 和 RDY 功能。詳細時序圖已在數據表中給出。圖 14 和圖 15 顯示，RDY 僅與欠壓閉鎖保護相關。

圖 13：NCD(V)5700x 係列的 UVLO 和 RDY 功能框圖

圖 14：NCD(V)5700x 係列的 UVLO2 觸發時的 RDY 波形

圖 15：NCD(V)5700x 係列的 DESAT 保護觸發時的 FAULT 波形

為wei了le防fang止zhi功gong率lv半ban導dao體ti器qi件jian在zai過guo流liu或huo短duan路lu事shi件jian中zhong消xiao耗hao過guo多duo功gong率lv，去qu飽bao和he保bao護hu功gong能neng是shi一yi種zhong在zai柵zha極ji驅qu動dong器qi中zhong加jia以yi實shi現xian的de有you效xiao且qie低di成cheng本ben的de方fang法fa。利li用yong功gong率lv器qi件jian的de正zheng向xiang特te性xing，可ke以yi檢jian測ce高gao器qi件jian電dian流liu導dao致zhi較jiao高gao飽bao和he電dian壓ya或huo過guo渡du到dao有you源yuan區qu域yu（雙極性器件）/飽和區域（單極性器件）的情況。因過流而關斷時，如果柵極電壓像在正常開關操作中一樣快速關斷，將出現高 di/dt。這與電源路徑中的寄生環路電感一起，會產生較高關斷 dV/dt，進而可能導致過壓應力，並可能損壞開關。當 DESAT 保護觸發時，軟關斷 (STO) 特性可降低功率器件上的應力。柵極驅動器中具有較低灌電流能力的額外 MOSFET (STO) 將激活，取代具有高灌電流能力的正常關斷晶體管。柵極放電電流減小
，柵極電壓緩慢關斷，因此關斷 di/dt 和 dV/dt 較低。STO 功能不影響正常工作時的開關損耗。灌電流 MOSFET 和軟關斷 MOSFET 的典型飽和電流如圖 16（灌電流 MOSFET
，QSink）和圖 17（軟關斷 MOSFET，QSTO）所示。圖 15 顯示 STO 激活時負載電容電壓緩慢下降。圖 18 是帶軟關斷功能的去飽和保護框圖，詳細時序圖參見數據表。

圖 16：內部灌電流 MOSFET (Qsink) 的典型飽和電流

圖 17：內部軟關斷 MOSFET (QSTO) 的典型飽和電流

圖 18：NCD(V)5700x 係列的去飽和保護示意圖

DESAT 保護電路仍需避免在功率器件導通的短瞬態時間內誤觸發，以允許集電極/漏極電壓降至 DESAT 閾值以下。該瞬態持續時間稱為“DESAT 消隱時間 (tBlank)”。消隱時間由內部恒定充電電流源 (IDESAT-CHG )、DESAT 閾值電壓 (VDESAT-THR ) 和外部消隱電容 (CB) 控製。當輸入信號有效時，消隱電容由“DESAT 放電 MOSFET”進行放電，從而輸出低電平，然後在下一個導通周期複位消隱時間。典型應用電路如圖 19 所示。

圖 19：典型去飽和保護應用電路

其中：

VDESAT−THR = 9 V（典型值）

VD−OFFSET   = 0.7 V（典型值）

IDESAT−CHG  = 0.5 mA（典型值）

tLEB              = 450 ns（典型值）

在穩態下，DESAT 至 GND2 的電壓為以下電壓之和：電阻 (RDESAT) 上的電壓
、二極管 (DDESAT) 的正向電壓和功率器件的飽和電壓 (VCE-SAT)。功率器件飽和電壓的觸發閾值 (VCE-SAT-THR) 可以計算如下：

圖 20：NCD(V)5700x 係列的消隱時間 (tBlank) 與消隱電容 (CB) 的關係

由於該檢測環路中的一些寄生元件的原因，DESAT 保護可能會誤觸發，或者觸發電流值意外地與計算值不一致。圖 21 顯示了去飽和模塊二極管的結電容 (CJ-DESAT) 和電源環路中的寄生電感 (Lk)
；當應用 DESAT 保護時，電路需要考慮這些元件。

圖 21：考慮去飽和保護電路中的寄生元件

DESAT 上負電壓的機製主要是由於 CJ-DESAT 的放電。此負電壓的原理如圖 22 所示。在 QS 開關關斷狀態下，DDESAT 結電容 (CJ-DESAT) 的電壓接近 BUS 電壓，因為 DESAT 放電開關導通以使 DDESAT 能夠承受 BUS 電壓。結電容儲存的能量 ECJ-DESAT = 1/2 CJ-DESAT VBUS 2。當 QS 導通時，CJ-DESAT 放電
，其能量傳輸到消隱電容 CB，導致 CB 上出現負電壓。如果結電容的值高於消隱電容的值，則消隱電容的負電壓將更高，因為來自結電容的能量更多。該負電壓會由 IDESAT-CHG電流源快速恢複，直至達到正電壓並跟隨 IGBT 的飽和電壓。如果不通過調整消隱電容值來應對，可能會延長去飽和觸發功能的延遲時間，導致 IGBT 的短路峰值電流更高。圖 23 顯示了以 GND2 為基準的 DESAT 電壓的仿真結果。NCD(V)5700x 係列 DESAT 引腳的設計可承受高達 -9 V 的負電壓而不會損壞 IC。

圖 22：當 Qs 導通且 DESAT 放電開關關斷時

圖 23：Qs 導通期間的 DESAT 波形（仿真）

如果需要外部負電壓保護，保護二極管 Dp 可與消隱電容並聯。此二極管可以限製負電壓
，並改善延遲時間。圖 24 和圖 25 顯示了使用保護二極管的電路和仿真結果。基於此分析，去飽和模塊二極管 (DDESAT) 應具有低結電容值和快速反向恢複性能。保護二極管 (Dp) 應具有低正向電壓和低漏電流。建議使用的 DDESAT 和 Dp 二極管如表 2 和表 3 所示。

圖 24：DESAT 和 GND2 之間使用保護二極管 (Dp)

圖 25：使用保護二極管時 Qs 導通期間的 DESAT 波形（仿真）

表 2：去飽和保護模塊二極管 (D-DESAT)

表 3：保護二極管 (Dp)

注意：VR < 20 V 時的漏電流，Ta = 125°C 或 150°C

布置保護二極管時，需要考慮額外結電容和漏電流對消隱時間的影響。基於功率整流器或 IGBT 關斷的反向恢複電流所帶來的 dIc/dt，功率路徑寄生電感將產生高頻電壓 (VLk)。此高頻噪聲可能通過去飽和引腳和 GND2 注入柵極驅動器。去飽和電阻 (RDESAT) 值如果足夠大
，可以抑製這種情況，使該噪聲電流進入電源環路，而不是檢測環路。一般而言，RDESAT 建議使用大約 1 kΩ 和 2.2 Ω。如果因為使用快速切換功率器件而產生較高 dVCE/dt 或 dVds/dt，去(qu)飽(bao)和(he)電(dian)阻(zu)還(hai)可(ke)以(yi)有(you)兩(liang)個(ge)去(qu)飽(bao)和(he)模(mo)塊(kuai)二(er)極(ji)管(guan)以(yi)降(jiang)低(di)總(zong)結(jie)電(dian)容(rong)。當(dang)然(ran)，如(ru)果(guo)因(yin)此(ci)導(dao)致(zhi)去(qu)飽(bao)和(he)模(mo)塊(kuai)二(er)極(ji)管(guan)和(he)去(qu)飽(bao)和(he)電(dian)阻(zu)上(shang)的(de)正(zheng)向(xiang)電(dian)壓(ya)較(jiao)高(gao)，則(ze)觸(chu)發(fa)閾(yu)值(zhi)電(dian)壓(ya)也(ye)會(hui)改(gai)變(bian)。建(jian)議(yi)應(ying)用(yong)電(dian)路(lu)如(ru)圖(tu) 26 所示。

圖 26：改進去飽和保護的建議應用電路

理想的 DESAT 電壓波形圖和消隱時間設計概念如圖 27 suoshi。xiaoyinhelvboshijianzhihebixuxiaoyugonglvqijiandeduanlunenglichixushijian，yifangzhiyingxiangkekaoxingshouming，bingqiexiaoyinshijianyingdayugonglvqijianzhengchanggongzuoshidejidianji/漏極電壓下降時間，以防止任何誤觸發。

圖 27：去飽和波形 (VDESAT) 圖和消隱時間設計概念

NCD(V)57000/57001 柵極驅動器設計涉及到很多設計技巧，很難在一篇文章中講述清楚。這篇中我們介紹了NCD(V)5700x的輸入(IN)和輸出(OUT)信號

、輸入偏置電源(VDD1)、輸出正負偏置電源(VDD2和VEE2)
、功耗(PD)和結溫(TJ)、欠壓閉鎖(UVLO)和就緒(RDY)和去飽和(DESAT)保護和軟關斷(STO)這六個部分的參數、功能和設計技巧。

下篇文章我們將重點關注NCD(V)5700x的考慮使用外部BJT緩衝器實現軟關斷(STO)
、用於偏置電源的齊納分離式穩壓器
、柵極驅動電路中的箝位二極管、布局布線考慮等內容。

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

如何高效完成大電流單通道柵極驅動器電路設計
？

IBM陳旭東：人工智能引領技術創新，推動企業高質量發展

PFC電路：死區時間理想值的考量

用時鍾頻率精度測量電路進行時間校驗

了解這些 就可以搞懂 IGBT