【導讀】最小化功耗是促進IC設計現代發展的主要因素，特別是在消費電子領域。設備的加熱，打開/關閉手持設備功能所需的時間，電池壽命等仍在改革中。因此，采用芯片設計的最佳實踐來幫助降低SoC（片上係統）和其他IC（集成電路）的功耗變得非常重要。

最小化功耗是促進IC設計現代發展的主要因素，特別是在消費電子領域。設備的加熱，打開/關閉手持設備功能所需的時間
，電池壽命等仍在改革中。因此，采用芯片設計的最佳實踐來幫助降低SoC（片上係統）和其他IC（集成電路）的功耗變得非常重要。

根據市場研究未來，131 年全球片上係統市場價值為 83.2021 億美元，預計到 214 年底將達到 8 億美元，2030 年至 8 年的複合年增長率為 30.2021%。芯片的性能受 SoC 和 RTL 設計的電源管理的影響很大。為了獲得功耗統計，工業采用功耗感知設計。

本博客的重點是多電壓設計術語

，這些術語可用於HDL編碼以確定矽的功率性能。這些有助於在將功耗意識設計付諸實踐時理解設計參數。

多電壓設計（多電壓電源域）方法

電(dian)源(yuan)與(yu)動(dong)態(tai)功(gong)率(lv)有(you)直(zhi)接(jie)關(guan)係(xi)
，動(dong)態(tai)功(gong)率(lv)包(bao)括(kuo)開(kai)關(guan)和(he)短(duan)路(lu)電(dian)源(yuan)。因(yin)此(ci)，降(jiang)低(di)功(gong)耗(hao)自(zi)然(ran)會(hui)提(ti)高(gao)功(gong)率(lv)性(xing)能(neng)。閾(yu)值(zhi)電(dian)壓(ya)降(jiang)低(di)會(hui)導(dao)致(zhi)柵(zha)極(ji)延(yan)遲(chi)增(zeng)加(jia)。降(jiang)低(di) SoC 模塊的電壓可能是用於滿足電源性能目標的第一個設計實現方案。在圖1中
，係統顯示了不同的電壓電平。

圖1

jiangdidianyahuijiangdidianliubingzengjiazhajiyanchi，zheyiweizheshejikenengwufayisuoxudeshizhongpinlvyunxing。jiangdidianyakenenghuijiangdixingnengtongjishuju，danrengkeyimanzuxingneng，rutu1所示。在這裏，VLSI芯片性能是通過降低不同模塊的單獨電壓來實現的。

圖1也可以稱為多VDD設計。邏輯被劃分到稱為電源域的不同域中。結構模型或源自行為Verilog的門級網表為每個域使用不同的電壓線。可以根據性能目標運行各個域。圖 2 顯示了相同的詳細說明。

圖2

許多公司使用IEEE標準1801-2018統一電源格式UPF 3.1得出的功率意圖來定義芯片的功率參數。電源架構師利用此技術創建描述電氣設計的電源和功率控製意圖的文件。電源組、電源開關、電平轉換器和存儲器保持技術都包含在注釋中。電源狀態、轉換


、模擬狀態的集合、網絡的 PG（電源/接地引腳）類型和功能屬性，以及有助於逐步細化電源意圖的 -update 參數都是施加到電子係統的潛在功率的可定義描述。

創建多電壓設計的要求

電平轉換器

如圖3所示
，電平轉換器將改變電壓電平，以確保在連接LS（電平轉換器）電路時，在不同電壓下工作的不同模塊將正常工作。這些電路以HDL實現，也可以用於實現驅動強度。該圖顯示了低電壓到高壓電平轉換器（A）和高電壓到低壓電平轉換器（B）。Vi和Vo是不同模塊中不同電壓電平的源和目的地。

圖3

功率門控

圖4中的方法稱為“斷開未使用的門的電源”。該(gai)圖(tu)顯(xian)示(shi)了(le)這(zhe)種(zhong)情(qing)況(kuang)的(de)實(shi)現(xian)。電(dian)源(yuan)門(men)控(kong)用(yong)於(yu)降(jiang)低(di)漏(lou)電(dian)功(gong)率(lv)。此(ci)步(bu)驟(zhou)在(zai)架(jia)構(gou)級(ji)別(bie)執(zhi)行(xing)

，同(tong)時(shi)計(ji)算(suan)低(di)功(gong)耗(hao)模(mo)塊(kuai)的(de)性(xing)能(neng)因(yin)素(su)，或(huo)在(zai)其(qi)他(ta)優(you)先(xian)級(ji)模(mo)塊(kuai)打(da)開(kai)時(shi)處(chu)於(yu)休(xiu)眠(mian)狀(zhuang)態(tai)的(de)模(mo)塊(kuai)，或(huo)通(tong)過(guo)軟(ruan)件(jian)斷(duan)開(kai)電(dian)源(yuan)的(de)模(mo)塊(kuai)，或(huo)在(zai)關(guan)閉(bi)電(dian)源(yuan)時(shi)。

電源門控與現代傳統術語（如設備的睡眠/喚醒事件）一起使用。喚醒和睡眠序列遵循某些架構決策，以啟用或禁用控製芯片電源邏輯的操作序列。

圖4

在(zai)實(shi)施(shi)電(dian)源(yuan)門(men)控(kong)時(shi)必(bi)須(xu)特(te)別(bie)小(xiao)心(xin)，因(yin)為(wei)來(lai)自(zi)電(dian)源(yuan)門(men)控(kong)模(mo)塊(kuai)的(de)輸(shu)出(chu)信(xin)號(hao)會(hui)帶(dai)來(lai)特(te)殊(shu)的(de)挑(tiao)戰(zhan)。這(zhe)考(kao)慮(lv)了(le)微(wei)體(ti)係(xi)結(jie)構(gou)級(ji)別(bie)的(de)隔(ge)離(li)和(he)保(bao)留(liu)策(ce)略(lve)

，同(tong)時(shi)執(zhi)行(xing)喚(huan)醒(xing)或(huo)睡(shui)眠(mian)序(xu)列(lie)。在(zai)電(dian)路(lu)中(zhong)放(fang)置(zhi)保(bao)持(chi)和(he)隔(ge)離(li)策(ce)略(lve)的(de)電(dian)路(lu)不(bu)應(ying)影(ying)響(xiang)功(gong)率(lv)性(xing)能(neng)因(yin)數(shu)。

保留單元用於保存芯片的狀態
，以便在模塊的喚醒序列期間使用。圖 5 顯示了在斷言保存序列時保存的狀態。Vdd_sw（開關電源電壓）由開關控製，Vdd始終開啟電壓以上電電路。當保存（保存序列）被置位時，模塊的輸出被鎖存並可作為反饋。

圖5

圖6顯xian示shi了le當dang關guan斷duan或huo休xiu眠mian階jie段duan與yu接jie收shou端duan隔ge離li時shi引yin入ru隔ge離li單dan元yuan的de位wei置zhi。隔ge離li單dan元yuan使shi它ta們men保bao持chi關guan閉bi狀zhuang態tai，並bing將jiang輸shu出chu阻zu止zhi為wei預yu定ding義yi的de值zhi。通tong過guo這zhe種zhong方fang式shi，連lian接jie隔ge離li單dan元yuan以yi減jian少shao撬qiao棍gun電dian流liu
，從cong而er減jian少shao電dian源yuan泄xie漏lou。

圖6

時鍾門控

這種方法稱為在沒有活動要執行時電路未遇到內部信號切換時關閉時鍾轉換。這有助於控製功率方程的轉換頻率。幾乎所有的 EDA 工具都能識別並支持這一點。

SoC 的複雜性不斷擴大，對電源管理提出了新的需求。各種SoCdianyuanyudedianyuanbixuzugoulinghuo
，yibianyoukaifarenyuankongzhi，yikongzhigonghaobingtigaodianchizizhuxing。zaixidegonghaofenxiheduishoutougongjugongnengdelejieshixuanzezuijiajiejuefangandexianjuetiaojian。tongguozaishejiliuchengzhongjinzaofenxidianlixuqiu，keyiyufangyudianlixiangguandeweiji。tongguozaoqifenxi


，gonghaomubiaoyegengrongyishixian，yinweigenggaojibiedejishukeyijieshengzuiduodegonghao。

（作者：Sarth Rana）

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片
、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

BUCK-BOOST 拓撲電源原理及工作過程解析

DSP 中數字下變頻的基礎知識

將無線充電提升到新水平

在高速 ADC 中增加 SFDR 的局限性

什麼是寬禁帶半導體
？