【導讀】碳化矽（SiC）的性能潛力是毋庸置疑的，但設計者必須掌握一個關鍵的挑戰：確定哪種設計方法能夠在其應用中取得最大的成功。

先進的器件設計都會非常關注導通電阻，將其作為特定技術的主要基準參數。然而
，工程師們必須在主要性能指標（如電阻和開關損耗），與實際應用需考慮的其他因素（如足夠的可靠性）之間找到適當的平衡。

優you秀xiu的de器qi件jian應ying該gai允yun許xu一yi定ding的de設she計ji自zi由you度du
，以yi便bian在zai不bu對dui工gong藝yi和he版ban圖tu進jin行xing重zhong大da改gai變bian的de情qing況kuang下xia適shi應ying各ge種zhong工gong況kuang的de需xu要yao。然ran而er
，關guan鍵jian的de性xing能neng指zhi標biao仍reng然ran是shi盡jin可ke能neng低di的de比bi電dian阻zu，並bing結jie合he其qi他ta重zhong要yao的de參can數shu。圖tu1顯示了我們認為必不可少的幾個標準，或許還可以增加更多。

圖1：SiC MOSFET的魯棒性和製造穩定性（右）必須與性能參數（左）相平衡

元件在其目標應用的工作條件下的可靠性是最重要的驗收標準之一。與已有的矽(Si)器件的主要區別是：SiC元yuan件jian在zai更geng強qiang的de內nei部bu電dian場chang下xia工gong作zuo。因yin此ci，設she計ji者zhe應ying該gai非fei常chang謹jin慎shen地di分fen析xi相xiang關guan機ji製zhi。矽gui和he碳tan化hua矽gui器qi件jian的de共gong同tong點dian是shi，元yuan件jian的de總zong電dian阻zu是shi由you從cong漏lou極ji和he源yuan極ji的de一yi係xi列lie電dian阻zu的de串chuan聯lian定ding義yi的de。

這包括靠近接觸孔的高摻雜區域電阻
、溝道電阻

、JFET（結型場效應晶體管）區域的電阻以及漂移區電阻（見圖2）。請注意，在高壓矽MOSFET（金屬氧化物半導體場效應晶體管）中zhong，漂piao移yi區qu阻zu顯xian然ran在zai總zong電dian阻zu中zhong占zhan主zhu導dao地di位wei。而er在zai碳tan化hua矽gui器qi件jian中zhong，工gong程cheng師shi可ke以yi使shi用yong具ju有you更geng高gao電dian導dao率lv的de漂piao移yi區qu
，從cong而er降jiang低di漂piao移yi區qu電dian阻zu的de總zong比bi重zhong。

圖2：平麵DMOS SiC MOSFET(左)和垂直溝槽TMOS SiC MOSFET的剖麵圖，以及與電阻有關的貢獻的相應位置

設計者必須考慮到，MOSFET的關鍵部分——碳化矽外延與柵極氧化層（二氧化矽）之間的界麵，與矽相比有以下差異：

SiC的單位麵積的表麵態密度比Si高，導致Si-和C-懸掛鍵的密度更高。靠近界麵的柵極氧化層中的缺陷可能在帶隙內出現，並成為電子的陷阱。

熱生長氧化物的厚度在很大程度上取決於晶麵。

與矽器件相比
，SiC器件在阻斷模式下的漏極誘導電場要高得多（MV而不是kV）。這就需要采取措施限製柵極氧化物中的電場，以保持氧化物在阻斷階段的可靠性。另見圖3：對於TMOS（溝槽MOSFET），薄弱點是溝槽拐角
，而對於DMOS（雙擴散金屬氧化物半導體），薄弱點是元胞的中心。

與Si器件相比，SiC MOS結構在給定的電場下顯示出更高的隧穿電流
，因為勢壘高度較低。因此
，工程師必須限製界麵上SiC一側的電場。

上麵提到的界麵缺陷導致了非常低的溝道遷移率。因此
，溝道對總導通電阻的貢獻很大。所以
，SiC相對於矽，因為非常低的漂移區電阻而獲得的優勢，被較高的溝道電阻削弱。

控製柵氧化層的電場強度

一個常用的降低溝道電阻的方法，是在導通狀態下增加施加在柵氧化層上的電場——或者通過更高的柵源(VGS(on))偏壓進行導通，或者使用相當薄的柵極氧化層。所應用的電場超過了通常用於矽基MOSFET器件的數值(4至5MV/cm
，而矽中最大為3MV/cm)。在導通狀態下，處於這種高電場的柵氧化層有可能加速老化，並限製了篩選外在氧化物缺陷的能力[1]。

圖3

左圖：平麵MOSFET（半元胞）的典型結構。它顯示了與氧化物場應力有關的兩個敏感區域。

右圖：溝槽式MOSFET(半元胞)的典型結構。這裏的關鍵問題是溝槽邊角的氧化層應力。

基於這些考慮，很明顯
，SiC中的平麵MOSFET器件實際上有兩個與氧化物場應力有關的敏感區域
，如圖3的de左zuo邊bian部bu分fen所suo示shi。首shou先xian，在zai反fan向xiang阻zu斷duan模mo式shi下xia，漂piao移yi區qu和he柵zha極ji氧yang化hua物wu界jie麵mian存cun在zai高gao電dian場chang應ying力li。其qi次ci，柵zha極ji和he源yuan極ji之zhi間jian的de重zhong疊die部bu分fen在zai導dao通tong狀zhuang態tai下xia有you應ying力li。

在(zai)導(dao)通(tong)狀(zhuang)態(tai)下(xia)的(de)高(gao)電(dian)場(chang)被(bei)認(ren)為(wei)是(shi)更(geng)危(wei)險(xian)的(de)
，因(yin)為(wei)隻(zhi)要(yao)保(bao)證(zheng)導(dao)通(tong)時(shi)的(de)性(xing)能(neng)，就(jiu)沒(mei)有(you)器(qi)件(jian)設(she)計(ji)措(cuo)施(shi)可(ke)以(yi)減(jian)少(shao)導(dao)通(tong)狀(zhuang)態(tai)下(xia)的(de)電(dian)場(chang)應(ying)力(li)。我(wo)們(men)的(de)總(zong)體(ti)目(mu)標(biao)是(shi)在(zai)盡(jin)量(liang)減(jian)小(xiao)SiC的RDS(on)的同時
，保證柵極氧化層安全可靠。

因此

，我們決定放棄DMOS技(ji)術(shu)，從(cong)一(yi)開(kai)始(shi)就(jiu)專(zhuan)注(zhu)於(yu)溝(gou)槽(cao)型(xing)器(qi)件(jian)。從(cong)具(ju)有(you)高(gao)缺(que)陷(xian)密(mi)度(du)的(de)晶(jing)麵(mian)轉(zhuan)向(xiang)其(qi)他(ta)更(geng)有(you)利(li)的(de)晶(jing)麵(mian)方(fang)向(xiang)，可(ke)以(yi)在(zai)低(di)柵(zha)氧(yang)化(hua)層(ceng)場(chang)強(qiang)下(xia)實(shi)現(xian)低(di)通(tong)道(dao)電(dian)阻(zu)。

我們開發了CoolSiC™ MOSFET元胞設計，以限製通態和斷態時柵極氧化物中的電場（見圖4）。同時，它為1200V級別提供了一個有吸引力的比導通電阻，即使在大規模生產中也能以穩定和可重複的方式實現。低導通電阻使得VGS(on)電壓可以使用低至15V的偏壓，同時有足夠高的柵源-閾值電壓，通常為4.5V。這些數值是SiC晶體管領域的基準。

該(gai)設(she)計(ji)的(de)特(te)點(dian)包(bao)括(kuo)通(tong)過(guo)自(zi)對(dui)準(zhun)工(gong)藝(yi)將(jiang)溝(gou)道(dao)定(ding)位(wei)在(zai)一(yi)個(ge)單(dan)一(yi)的(de)晶(jing)麵(mian)。這(zhe)確(que)保(bao)了(le)最(zui)高(gao)的(de)溝(gou)道(dao)遷(qian)移(yi)率(lv)，並(bing)縮(suo)小(xiao)了(le)閾(yu)值(zhi)電(dian)壓(ya)分(fen)布(bu)範(fan)圍(wei)。另(ling)一(yi)個(ge)特(te)點(dian)是(shi)深(shen)p型與實際的MOS溝槽在中心相交，以便允許窄的p+到p+間距尺寸，從而有效地屏蔽溝槽氧化層拐角。

總之，我們可以說，應用於我們的CoolSiC™器件的設計理念不僅提供了良好的導通電阻，而且還為大規模生產提供了可靠的製造工藝。

圖4：CoolSiC™ MOSFET元胞結構剖麵圖

來源： 英飛淩，趙佳

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息，版權歸原作者所有。本文所用視頻
、圖片

、文字如涉及作品版權問題，請聯係小編進行處理。

推薦閱讀：

如何通過使用外部電路擴展低邊電流檢測並提高DRV8952的檢測精度

氮化镓器件在D類音頻功放中的應用及優勢

集成式光學接收器如何滿足床旁檢測儀器的未來需求

MP5493：電表PMIC界新來的“五好學生”

浪湧抗擾度怎麼測？我們用這個A/D轉換器試了一下