【導讀】在(zai)選(xuan)型(xing)某(mou)一(yi)款(kuan)核(he)心(xin)板(ban)後(hou)
，硬(ying)件(jian)工(gong)程(cheng)師(shi)將(jiang)會(hui)針(zhen)對(dui)自(zi)己(ji)的(de)產(chan)品(pin)應(ying)用(yong)設(she)計(ji)底(di)板(ban)，除(chu)了(le)外(wai)設(she)的(de)功(gong)能(neng)電(dian)路(lu)外(wai)，底(di)板(ban)電(dian)源(yuan)設(she)計(ji)也(ye)是(shi)一(yi)款(kuan)產(chan)品(pin)好(hao)壞(huai)的(de)關(guan)鍵(jian)。結(jie)合(he)ZLG致遠電子的核心板產品
，本文將對底板的電源設計提供一些方法及參考。

確定各供電電源的電壓和電流

底板的供電電源可以簡單劃分為核心板的電源和其它外設的電源，如圖1所示。ZLG致遠電子的核心板一般隻需底板供一路電源
，且一般為5V,電流則各款核心板各有不同，如M1107係列核心板要求電流為0.8A(峰值電流)。其它外設電源的電壓、電流則需要根據外設的供電需求確定
，如顯示屏、攝像頭模塊、以太網、USB設備等供電。底板連接核心板IO口時是要電平匹配的，所以外設至少包括與核心板IO口電平相等的電壓，如M1107係列核心板的3.3V，M3568係列核心板的3.3V、1.8V。

圖1 底板供電電源

確定底板電源的架構

輸入電源不同、外設不同，底板的電源架構會有所不同，但基本可套用圖2中的電源架構
，具體可根據實際應用增加或變化。圖2采用的是兩級電源架構，一級電源由輸入轉5V供給核心板及其它外設，二級電源由5V轉各外設需求的電壓。

圖2 兩級電源架構

實際應用時，外設本身需求電流小且要求紋波小通常選用LDO供電
，如果需求電壓還很低
，如1.2V，這時還是5V轉1.2V就不太適合了，3.3V轉1.2V或2.5轉1.2V效率更高，這時就得在圖2後麵加第三級電源。同樣如果底板的輸入需求是交流市電，則需要在圖2前麵加一級電源
，如圖3所示。

圖3 交流市電輸入三級電源架構

選型電源芯片
，設計電源電路

根據前麵確定的各供電電源的電壓


、電流及電源架構

，可以選型滿足需求的電源芯片，設計電源電路。DC-DC電源具有效率高、轉換壓差大、電流輸出能力強的優點
，但紋波和噪聲較大
；LDO電源具有噪聲小
、電路簡單的優點，但效率較低
、輸出電流能力較弱。下麵針對圖2的電源架構簡單講解電源電路的設計。

1. 圖2中一級電源需要將高電壓轉換到低電壓，同時輸出電流較大，一般采用DC-DC電源

，可根據輸入電壓
、輸出電壓和負載電流選擇合適的DC-DC電源芯片，設計電源電路。圖4為M1107係列評估底板的電源設計
，一級電源采用的是非隔離降壓DC-DC芯片,該芯片的輸入電壓範圍為4.5V-28V,輸出電流3A

，符合12V輸入和5V/2A輸出的要求。

圖4 M1107係列評估底板的電源設計

在一些幹擾比較大或底板本身對幹擾要求比較嚴格的應用場景，一級電源可以考慮采用隔離電源方案
，圖5中的一級電源使用的是ZLG致遠電子的E_UHBD-15W係列隔離電源的E2405UHBD-15W,隔離電壓1500VDC,可有效解決係統因靜電
、浪湧而導致供電不穩定的問題。

圖5 前級隔離電源方案

2. 圖2中的二級電源主要是考慮用非隔離的DC-DC電源還是LDO電源
，一般數字信號
、壓差大、載流較大的選DC-DC電源，而模擬信號、壓差小、載流小的選LDO電源。如果是采用DC-DC電源和一級電源的設計方法一樣
，如果是LDO則應考慮(壓差X載流)是否滿足熱阻
、溫升及功耗等參數。

底板和核心板組合上電時序的設計

ZLG致遠電子的核心板一般是5V供電的，底板的5V上電後核心板的其它電源會按照設計的上電時序依次上電，這些電源包括了IO口電平，IO口是跟底板的外設相連的，為了電平匹配，底板也同時設計了相等的電壓。那問題來了，是核心板的I0口電平先上電還是底板的IO口電平先上電
？底板的IO口電平能不能早於核心板的IO口電平上電？如果底板的IO口電平更早上電，底板的IO口電流有可能通過IO口倒灌回核心板的CPU或huo其qi它ta外wai設she，進jin而er導dao致zhi核he心xin板ban的de上shang電dian時shi序xu邏luo輯ji混hun亂luan，或huo者zhe啟qi動dong模mo式shi引yin腳jiao狀zhuang態tai檢jian測ce錯cuo誤wu導dao致zhi無wu法fa啟qi動dong。所suo以yi底di板ban設she計ji也ye需xu要yao考kao慮lv上shang電dian時shi序xu的de問wen題ti，但dan也ye相xiang對dui簡jian單dan，設she計ji時shi底di板ban的de外wai設she供gong電dian比bi核he心xin板ban的deIO口電平上電遲就行，一般有兩種設計方法，如下。

1. RC延時使能

一般核心板的IO口電平為3.3V或1.8V,它們是經過5V降壓轉換得來
，而底板的IO電平也是5V降壓轉換得來
，既然是同一路電源轉換得到，可以在底板設計時用RC延時電路接到電源芯片使能腳，計算RC的延時時間大於核心板的IO口電平上電時間。圖6為M1107係列評估底板3.3V的設計，根據下麵公式算得延時時間td為13.28ms，公式中VEN為電源芯片的高電平使能閾值電平，該芯片為1.2V。同時該芯片的軟啟動時間為0.5ms，所以總延時為13.78ms，查看M1107係列核心板，3.3V的延時為0.77ms，滿足底板IO口電平上電時間大於核心板IO口電平上電時間的要求。

圖6 M1107係列評估底板3.3V的RC延時使能設計

2. 利用核心板的PWR_OK引腳使能電源芯片

ZLG致遠電子的一些核心板會引出PWR_OK(或PGOOD)引腳
，設計該引腳的目的就是為了底板的上電時序，該引腳在核心板IO口電平上電完成後會輸出高電平，可以將該引腳連到底板的電源芯片使能引腳

，使底板的IO口電平後上電。圖7為M3568係列核心板的評估底板3.3V的電源設計。

圖7 M3568係列評估底板3.3V的PWR_OK使能設計

免責聲明：本文為轉載文章，轉載此文目的在於傳遞更多信息
，版權歸原作者所有。本文所用視頻
、圖片、文字如涉及作品版權問題
，請聯係小編進行處理。

推薦閱讀：

防靜電和浪湧TVS layout設計要點

滿足嚴格效率和性能規格且尺寸要小的電源，需要搭配什麼樣的控製器
？

碳化矽MOSFET尖峰的抑製

恒電勢器模塊支持實現電化學生物傳感器護理點診斷

瞄準智能製造、新能源汽車等新興關鍵數據存儲需求
，FeRAM發力智能物聯時代增量市場