【導讀】本文評估在電阻模數轉換器(ADC)前麵的外部電阻的影響。這些係列的同步采樣ADC包括一個高輸入阻抗電阻可編程增益放大器(PGA)
，用於驅動ADChesuofangshuruxinhao，yunxuzhijielianjiechuanganqi。danshi，youjigeyuanyindaozhizaishejiqijian，womenzuizhonghuizaimonishuruqianmianzengjiawaibudianzu。yixiabufenconglilunshangjieshiyuqidezengyiwucha，gaiwuchayudianzudaxiaochenghanshuguanxi
，qiejieshaozuixiaohuazhexiewuchadejizhongfangshi。benwenhaiyanjiudianzugongchahebutongdexiaozhunxuanxiangduiADC輸(shu)入(ru)阻(zu)抗(kang)的(de)影(ying)響(xiang)。除(chu)理(li)論(lun)研(yan)究(jiu)之(zhi)外(wai)，還(hai)使(shi)用(yong)試(shi)驗(yan)台(tai)測(ce)量(liang)和(he)比(bi)較(jiao)幾(ji)種(zhong)設(she)備(bei)
，以(yi)證(zheng)明(ming)片(pian)內(nei)增(zeng)益(yi)校(xiao)準(zhun)功(gong)能(neng)能(neng)實(shi)現(xian)出(chu)色(se)精(jing)度(du)。增(zeng)益(yi)校(xiao)準(zhun)功(gong)能(neng)使(shi)廣(guang)泛(fan)前(qian)端(duan)電(dian)阻(zu)值(zhi)的(de)係(xi)統(tong)誤(wu)差(cha)低(di)於(yu)0.05%，無需執行任何校準例程，隻需對每個通道的單個寄存器執行寫操作即可。

簡介

傳統上，同步采樣逐次逼近寄存器(SAR) ADC被視為是對主要由能源客戶提出的提供保護繼電器應用的需求的響應。在輸配電網絡中
，保護繼電器監測電網，以盡快對任何故障情況（過壓或過流）作出反應，避免造成嚴重損壞。

為了監測傳輸的電源
，需要同步測量電流和電壓。電流是通過變壓器(CT)laiceliangde，zaitongguobianyaqihou
，dianliujianxiao，tigonggeli
，bingtongguofuzaidianzuzhuanhuanweidianya。dianyashitongguodianzuwangluolaiceliangde，zheshiyigefenyaqi
，tajiangdianyacongkV範圍降至V範圍。ADI公司提供同步采樣ADC來監測電壓和電流

，以簡化雙器件
、四器件或八器件的功率計算。圖1所示的信號鏈原理圖通常用於測量單相，多相電力係統的功率需要使用通道數量更高的數據采集係統(DAS)
，即8個通道對應3個相位和1個中性相位。

圖1.電源監控應用中的典型信號鏈。為簡潔起見
，僅顯示一個相位

何時使用外部前端電阻

雖然電阻輸入ADC被bei設she計ji成cheng直zhi接jie與yu大da多duo數shu傳chuan感gan器qi連lian接jie，但dan在zai某mou些xie情qing況kuang下xia
，可ke能neng需xu要yao在zai模mo擬ni輸shu入ru前qian麵mian增zeng加jia外wai部bu電dian阻zu。例li如ru，如ru果guo應ying用yong需xu要yao額e外wai的de抗kang混hun疊die濾lv波bo

，或huo需xu要yao保bao護hu輸shu入ru不bu受shou過guo流liu故gu障zhang影ying響xiang，就jiu可ke能neng出chu現xian上shang述shu這zhe種zhong情qing況kuang。

抗混疊濾波器

盡管電阻輸入ADC通常提供一個內部抗混疊濾波器，但許多應用可能以較低的采樣頻率運行
，因此
，需要較低的轉折頻率。

一個常見的要求是：在每個工頻周期采集256個樣本
，也就是說，對於50 Hz電網係統，采樣頻率(f_S)為12.8 kSPS。

采樣頻率如此之低，所以需要在電阻ADC的輸入前麵增加一個外部低通濾波器(LPF)，用於抑製高於6.4 kHz的頻率，即奈奎斯特頻率(f_S/2)。這可以通過增加一個一階RC濾波器來實現。

輸入保護

在其他應用示例中，特別是在保護繼電器市場中
，在故障發生時，過電流可能會流入模擬輸入引腳。為免損壞器件，絕對最大額定值(AMR)指示須將輸入電流限製在10 mA以下。我們建議使用一個外部串聯電阻來限製這種潛在的輸入電流。

如果傳感器輸出電壓意外增大到±30 V
，輸入箝位保護電路（可以傳輸高達±16.5 V的電壓）將開啟並傳輸大量電流，從而損壞該器件。在模擬輸入前麵使用一個1.35 kΩ R_FILTER，如此，在過應力期間
，可以防止高於10 mA的電流流動
；但是，我們建議使用更大的電阻（例如10 kΩ）來防止頻段達到最大限值。

圖2.AD7606輸入箝位保護特性

在任何情況下，必須使用公式2中計算的大電阻（適用於抗混疊濾波器(AAF)或限流）中的一個來確保滿足兩種條件。但是，請注意，如果在故障狀態下模擬輸入信號的潛在過應力低於±21 V，且無需使用外部AAF
，則可能無需使用外部電阻。

外部電阻導致的誤差

引入此類外部電阻的缺點是
，無論是用於額外濾波，還是用於保護器件免受大電流的影響，它們都會影響係統的精度。例如，AD7606經過工廠調試，可以在整個溫度和電源範圍內提供極低的偏置和增益誤差，分別為最大32 LSB[1]和6 LSB。但是，在增加外部無源器件之後，這些規格不再有效，因為係統增益誤差（係統將其視為電阻輸入ADC+前麵的電阻）會增大到大於AD7606的(de)增(zeng)益(yi)誤(wu)差(cha)。係(xi)統(tong)設(she)計(ji)師(shi)很(hen)關(guan)注(zhu)這(zhe)種(zhong)係(xi)統(tong)增(zeng)益(yi)誤(wu)差(cha)，因(yin)為(wei)這(zhe)意(yi)味(wei)著(zhe)他(ta)們(men)必(bi)須(xu)自(zi)己(ji)執(zhi)行(xing)係(xi)統(tong)增(zeng)益(yi)校(xiao)準(zhun)，才(cai)能(neng)保(bao)證(zheng)他(ta)們(men)的(de)最(zui)終(zhong)產(chan)品(pin)能(neng)夠(gou)達(da)到(dao)標(biao)準(zhun)或(huo)最(zui)終(zhong)用(yong)戶(hu)所(suo)要(yao)求(qiu)的(de)目(mu)標(biao)精(jing)度(du)。我(wo)們(men)可(ke)以(yi)使(shi)用(yong)兩(liang)種(zhong)方(fang)法(fa)執(zhi)行(xing)係(xi)統(tong)增(zeng)益(yi)校(xiao)準(zhun)：

●    在生產中執行增益校準
，也就是說
，生產的每個係統均需通過校準程序測試，存儲校準係數，然後使用這些係數來消除增益誤差。這與ADC在IC層麵執行的操作相似，但是是在係統層麵。

●    對每個ADC樣yang本ben使shi用yong固gu定ding的de校xiao正zheng因yin子zi。因yin為wei下xia一yi節jie給gei出chu的de分fen析xi很hen詳xiang細xi地di講jiang解jie了le係xi統tong增zeng益yi誤wu差cha

，所suo以yi數shu字zi主zhu機ji控kong製zhi器qi會hui使shi用yong消xiao除chu係xi統tong增zeng益yi誤wu差cha的de因yin子zi來lai乘cheng以yi從congADC中獲取的每個樣本。後文稱之為後端校準。

使shi用yong第di一yi種zhong解jie決jue方fang案an可ke以yi實shi現xian出chu色se精jing度du，但dan需xu要yao很hen長chang時shi間jian進jin行xing出chu廠chang測ce試shi，這zhe會hui大da大da增zeng加jia產chan品pin的de成cheng本ben。第di二er種zhong解jie決jue方fang案an雖sui然ran更geng便bian宜yi，但dan不bu那na麼me精jing準zhun，因yin為wei它ta是shi基ji於yuADC的(de)典(dian)型(xing)輸(shu)入(ru)阻(zu)抗(kang)，且(qie)使(shi)用(yong)控(kong)製(zhi)器(qi)資(zi)源(yuan)，在(zai)有(you)些(xie)情(qing)況(kuang)下(xia)
，會(hui)受(shou)到(dao)限(xian)製(zhi)。有(you)時(shi)候(hou)，為(wei)了(le)避(bi)免(mian)這(zhe)兩(liang)種(zhong)複(fu)雜(za)情(qing)況(kuang)，客(ke)戶(hu)可(ke)能(neng)會(hui)選(xuan)擇(ze)使(shi)用(yong)一(yi)個(ge)很(hen)大(da)的(de)輸(shu)入(ru)阻(zu)抗(kang)
，在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)，前(qian)端(duan)電(dian)阻(zu)導(dao)致(zhi)的(de)誤(wu)差(cha)會(hui)降(jiang)低(di)，使(shi)得(de)係(xi)統(tong)精(jing)度(du)隨(sui)之(zhi)提(ti)高(gao)。通(tong)過(guo)使(shi)用(yong)這(zhe)種(zhong)方(fang)法(fa)，問(wen)題(ti)從(cong)係(xi)統(tong)問(wen)題(ti)轉(zhuan)變(bian)為(wei)ICwenti。danshi
，zhekenengbushizuiyouxiaodefangfa，yinweizengjiashuruzukangyiweizhebixukaifaxindejiejuefangan，zhexuyaoshijian
，qiehuidaozhichanshengxindewenti，liruhuiyinzhexiegengdadepianneidianzudaozhigenggaodezaosheng。AD7606B和AD7606C具有片內增益校準功能
，可以消除外部電阻導致的係統增益誤差，在不經校準的情況下實現出色精度，避免增加係統解決方案的成本。

增益誤差

PGA的增益取決於反饋電阻(R_FB)，它可以編程設置模擬輸入範圍和輸入阻抗(R_IN)，這個值是固定的
，典型值為1 MΩ。這些電阻經過調整
，可以正確設置PGA增益，將±10 V或±5 V的模擬輸入信號(AIN+/-)縮放到ADC輸入範圍，即±4.4 V
，如圖3所示。

圖3.AD7606內部PGA。僅以±10 V範圍為例

但是
，在PGA前麵增加一個串聯電阻（我們將其稱為R_FILTER）時

，增益會改變（偏離理想值）。這個電阻實際上是改變了公式3中的分母
；所以，係統增益會低於其調整增益。

圖4.AD7606的模擬輸入（V_X+和V_X-）前麵的串聯電阻會改變係統增益

例如，如果在AD7606前麵使用一個30 kΩ電阻

，那麼10 V輸入信號在到達ADC輸出端時，將不再是10 V信號
，因為AD7606的PGA輸出也不再是4.4 V。PGA輸出將為4.2718 V
，如果我們繪圖表示這個新理論係統增益轉換函數，則可以看出，增益誤差為約–3%，具體如圖5所示。

圖5.PGA輸出的幅度隨R_FILTER的增大而減小。

(a) 顯示PGA輸出（單位：V）,(b) 顯示PGA輸出電壓（FS的百分比）。

我們可以使用以下公式計算增益誤差（R_FILTER的函數）：

為了便於評估
，我們可以通過圖表來表示公式5，作為係統增益誤差，顯示與滿量程(FS)之間的%和與R_FILTER之間的關係，如圖6所示。

圖6.係統增益誤差（FS的%），與AD7606中的外部R_FILTER電阻（1 MΩ輸入阻抗）呈函數關係

AD7606B/AD7606C

在AD7606B項目開發期間，指定的三款產品的輸入阻抗和分辨率如表1所示。

表1.AD7606B項目類型、典型的輸入阻抗和分辨率

在任何一種情況下

，無論R_IN是5 MΩ或1.2 MΩ
，串聯電阻(R_FILTER)越大，係統增益越低，也就是說，增益誤差越大。但是，R_IN越大
，R_FILTER造成的影響越小，如公式5所示。理論上，對於高達50 kΩ的電阻
，係統增益誤差從幾乎5%降低到1%。

圖7.因為輸入阻抗更高(5 MΩ)，所以AD7606B的PGA輸出幅度受外部RFILTER的影響更小

圖8中5 MΩ和1 MΩ輸入阻抗器件的對比顯示了電阻對係統增益誤差的影響。

圖8.基於輸入阻抗(R_IN)的係統增益誤差（FS的%）比較

在某些應用中
，這種增益誤差是可以接受的。誤差如此之低
，便無需如以前一樣執行係統校準，這是在設計PGA時采用更高的輸入阻抗所要達成的目標。但是
，在其他一些應用中，1%的係統增益誤差仍然可能超過行業標準或客戶要求，所以仍然需要進行校準。

後端校準與片內校準

傳統校準一般發生在係統出廠測試期間。該流程旨在：

●    連接零電平(ZS)輸入，測量失調誤差。

●    消除這種失調。

●    連接滿量程(FS)輸入
，測量增益誤差。

●    消除增益誤差。

但是
，在這種情況下，因為可以通過公式5清楚了解該係統增益誤差，所以可以通過對數據實施後期處理，從控製器這一端輕鬆消除這種誤差，也就是說
，增加一個校準因子(K)來恢複公式4中引入的誤差
，使得得出的係統增益在經過校準之後，變得與公式3中定義的理想增益類似。

我們將這種方法稱為後端增益校準，它有兩大缺點：

●    它會消耗控製器端（微控製器/DSP/FPGA）的資源。

●    它假設R_IN為其典型值，而這些電阻具有15%的公差，所以因器件而異。

圖9.後端校準模塊。假設RIN的典型值，且已知外部電阻值RFILTER，對主機控製器執行校準

將R_IN值從最小值增加到最大值，但保持校準因子(K)不變，從公式6和圖10可以看出，校準精度如何隨內部電阻公差變化，對於用戶來說

，這是無法預測的。

圖10顯示在經過後端校準後，理論增益誤差與R_FILTER呈函數關係
，許多輸入阻抗值都在AD7606的15%公差範圍內。如果輸入阻抗與數據手冊中的典型規格（綠線）相同，表示後端校準完全消除了R_FILTER導致的增益誤差。但是，如果在最壞情況下，控製器假設R_IN = 1.2 MΩ（AD7606C-16數據手冊中給出的典型輸入阻抗）
，但電阻實際上為1 MΩ（數據手冊中給出的最小值），那麼後端校準會不準確
，在R_FILTER = 30 kΩ這個給定值下
，得出的增益誤差會大於0.5%，無法滿足行業標準的要求。

圖10.後端校準誤差取決於實際R_IN值

AD7606B和AD7606C提供片內增益校準功能，在創建高精度數據采集係統時更具優勢。1 無(wu)需(xu)消(xiao)耗(hao)主(zhu)機(ji)控(kong)製(zhi)器(qi)的(de)資(zi)源(yuan)

，也(ye)無(wu)需(xu)在(zai)出(chu)廠(chang)測(ce)試(shi)期(qi)間(jian)執(zhi)行(xing)任(ren)何(he)測(ce)量(liang)，即(ji)可(ke)輕(qing)鬆(song)使(shi)用(yong)和(he)實(shi)現(xian)最(zui)低(di)的(de)係(xi)統(tong)增(zeng)益(yi)誤(wu)差(cha)。每(mei)個(ge)通(tong)道(dao)有(you)一(yi)個(ge)寄(ji)存(cun)器(qi)
，您(nin)可(ke)以(yi)將(jiang)R_FILTER值寫入該寄存器，ADC之後有一個數字模塊
，會以數字方式補償這個電阻增加的誤差。這個用戶可編程的數字模塊可以補償增益、失調和相位誤差
，本文隻介紹增益誤差。這個片內增益校準模塊可以獲知準確的輸入阻抗(R_IN)，所以它始終比後端校準更精準，與實際的R_IN和R_FILTER值無關。

圖11.片內校準模塊。僅以一側通道為例

這個8位寄存器表示R_FILTER整數變量，可以對高達64 kΩ的電阻實施補償，分辨率為1024 Ω。因為這種離散分辨率，如果R_FILTER不是1024的倍數，會產生舍入誤差。圖12中的圖表顯示後校準誤差如何保持在±0.05%以下，不受R_FILTER和R_IN影響（在計算校準係數(K)時會使用這兩個值）
，不假設R_IN等於其典型值，而是使用內部實際測量得出的R_IN值。如果與圖10相比，以R_FILTER = 30 kΩ為例，這意味著誤差降低高達10倍。這個誤差與R_FILTER完全無關
，R_FILTER越大，誤差降低的幅度越大。

圖12.片內校準模塊
，按照通道

因為輸入阻抗誤差會影響校準精度，所以R_FILTER誤差也會影響校準精度。但是，請大家注意三點：

●    R_FILTER比R_IN小得多，且分立式電阻公差一般也優於內部1 MΩ輸入阻抗公差。

●    在後端校準和片內校準方案中
，都會用到R_FILTER公差導致的誤差。

●    用戶可以通過使用公差更低的分立式電阻來最小化R_FILTER公差。

我們可以在啟用片內校準功能的情況下執行類似研究
，假設R_FILTER在最糟糕的公差下
，以比較不同的常用公差：5%、1%和0.1%。

圖13.R_FILTER分立式電阻公差對片內校準功能精度的影響（最糟糕情況下）

試驗台驗證

輸入阻抗產生的影響

根據之前的理論分析，從圖14和圖15所示的測試數據可以看出

，輸入阻抗(R_IN)高達5倍時，RFILTER電阻對係統增益誤差的影響會降低大約5。例如，AD7606 (R_IN = 1 MΩ)前麵的20 kΩ電阻會導致約1%的誤差，而這個電阻位於AD7606B (R_IN = 5 MΩ)前麵時，隻會導致約0.2%的誤差。但是
，隻需打開片內增益校準功能
，即可進一步改善精度。無需執行任何測量；隻需寫入RFILTER值，四舍五入取最近的1024 Ω的倍數。如此
，會將誤差大幅較低至低於0.01%
，如圖14所示。請注意，這個誤差實際上是總非調整誤差(TUE)


，包括所有的誤差源，因為：

●    假設基準電壓源和基準電壓源緩衝器都是理想的。沒有去除與2.5 V基準電壓源或4.4 V基準電壓源緩衝器輸出之間的偏差。

●    假設在寫入值下，該電阻是理想的，即使存在1%的公差。沒有去除與預期電阻值之間的偏差。

●    沒有從測量值中去除失調誤差，包括AD7606x失調誤差或前端電阻之間的不匹配。

圖14.在啟用片內增益校準時，AD7606B的總誤差

AD7606C-16和AD7606C-18的輸入阻抗與AD7606B和AD7606不同，為1.2 MΩ（典型值）。因為輸入阻抗更低，所以該係列中的這些泛型可以實現更低的噪聲和更高的SNRxingneng。lingyifangmian

，zaimonishuruqianmianshiyongyigedianzushi，tamendexitongzengyiwuchaxiangsi。tongguoqiyongpianneizengyixiaozhun，keyizaicidafujiangdiwucha
，jiangdidao0.03%以下。

圖15.(a) AD7606C-16在啟用和不啟用片內增益校準時，係統增益誤差與R_FILTER呈函數關係

(b) 片內校準圖上的特寫

總之
，外部前端電阻(R_FILTER)導致的增益誤差和片內校準功能的精度都取決於輸入電阻(R_IN)，在每個器件內部該值都是已知的。對這三個類型，如果不進行校準
，那麼增益誤差隨R_FILTER呈線性變化，表2顯示在3個給定的R_FILTER值下，三個類型之間的比較，以及它們如何完全不受這些電阻值影響。

表2.在給定R_FILTER下，不同泛型（校準和未校準狀態下）的總誤差(%)

*最糟糕的誤差，與R_FILTER值無關

可以將這個實際數據與AD7606B/AD7606C部分中獲取的理論數據進行比較。作為示例，圖16在同一個圖中顯示在啟用片內校準時，從AD7606C-16上采集的與R_FILTER呈函數關係的總誤差，以及基於圖13中的理論分析計算得出的最糟糕誤差。盡管測試所得的誤差數據實際上是總非調整誤差（未去除失調或線性誤差），它們仍然低於理論數值。這表明，首先，增益誤差是器件總非調整誤差的主要部分，其次，用在電阻輸入ADC前麵的真實電阻的公差在1%指定公差範圍內。

在任何情況下
，確認總DC誤差始終小於±0.1% FS，這是許多應用的目標

，且無需進行校準，隻需將置於前方的電阻的值寫入ADC，隻要低於65 kΩ ±1%，則與其值無關。

圖16.AD7606C-16的實際結果與理論分析結果之間的比較

片內校準與後端校準（測試結果）

如理論研究部分所述，可以在控製器一端（MCU、FPGA

、DSP）使用簡單的校準係數。但是，這樣有兩大缺點：需xu要yao額e外wai的de控kong製zhi器qi資zi源yuan，以yi及ji器qi件jian與yu器qi件jian之zhi間jian的de輸shu入ru阻zu抗kang差cha異yi會hui導dao致zhi誤wu差cha。為wei了le顯xian示shi與yu後hou端duan校xiao準zhun相xiang比bi
，片pian內nei校xiao準zhun所suo具ju備bei的de優you勢shi，我wo們men測ce量liang了le一yi係xi列lieAD7606C-18裝置（在圖17中，受測裝置(UUT)的編號為1到4），在測量時
，假設輸入阻抗始終為典型值(R_IN = 1.2 MΩ)。

●    如圖17a所示
，UUT #1可以出色完成校準
，可與片內校準相媲美。這意味著它的實際輸入阻抗(R_IN)非常接近典型值。

●    UUT #2至#4顯示出一定偏差，這意味著實際輸入阻抗(R_IN)稍微高於典型值。

●    片內校準（在所有4個圖中，以深藍色顯示）保持所有裝置和R_FILTER值的總誤差均低於0.03%。

在後端控製器中使用校準係數時
，並不考慮PGA的de實shi際ji輸shu入ru阻zu抗kang
，這zhe意yi味wei著zhe器qi件jian與yu器qi件jian之zhi間jian的de差cha異yi會hui導dao致zhi後hou校xiao準zhun誤wu差cha。但dan是shi
，片pian內nei校xiao準zhun會hui從cong內nei部bu測ce量liang輸shu入ru阻zu抗kang
，所suo以yi校xiao準zhun結jie果guo更geng準zhun確que，且qie與yu置zhi於yu前qian麵mian的deR_FILTER和實際R_IN阻抗無關。這種更低的後校準誤差有助於我們實現更高效
、易於使用且精準的係統設計，這是除開“無需對控製器的每個單獨的ADC數據點執行後處理，避免消耗資源”這個優勢以外的另一個優勢。

結論

電阻輸入同步采樣ADC是一種完整的解決方案，所有信號鏈模塊均在芯片上
，提供出色的AC和DCxingneng
，yiyushiyong
，keyizhijieyuchuanganqilianjie。zhengrumouxieyingyongzhiming，xuyaozaimonishuruqianmianzengjiawaibudianzu。zhexiewaibudianzuhuizengdaxitongdejingduwucha，daozhishangshishijianyanchang，qiehuizengjiaewaidexiaozhunchengben。ADI公司推出AD7606B係列新型阻抗輸入ADC，幫助解決這一問題。該解決方案包括更大的輸入阻抗和片內校準功能，可以幫助降低外部電阻導致的誤差。

參考資料

1 Eamonn J. Byrne。美國專利第10,312,930號：ADC數字增益誤差補償。ADI公司，2019年6月。

作者簡介

Lluis Beltran Gil畢業於瓦倫西亞理工大學
，於2009年獲電子工程學士學位，2012年獲工業工程學士學位。畢業後
，Lluis於2013年加入ADI公司
，擔任利默裏克精密轉換器部的應用工程師，支持溫度傳感器開發。目前，Lluis就職於ADI精密轉換器部SAR ADC應用團隊，工作地點在西班牙瓦倫西亞。聯係方式：lluis.beltrangil@analog.com。

[1]最低有效位(LSB)，在±10 V範圍內相當於305.175 μV，在±5 V範圍內相當於152.58 μV

推薦閱讀：

功率半導體冷知識：功率器件的功率密度

25kW SiC直流快充設計指南(第五部分)：控製算法
、調製方案和反饋

電動汽車對提高車輛效率的需求正在改變供應鏈

保護IGBT和MOSFET免受ESD損壞

學會這4招

，輕鬆搞定開關電源EMI