模擬電源和數字電源

　　

當今的大部分高速模數轉換器至少都有兩個電源域：模擬電源（AVDD）和數字與輸出驅動器電源（DRVDD）。一些轉換器還有一個附加模擬電源，通常應作為本文所討論的額外AVDD電源來處理。轉換器的模擬電源和數字電源是分離的
，以防數字開關噪聲（特別是輸出驅動器產生的噪聲）幹gan擾rao器qi件jian模mo擬ni端duan的de模mo擬ni采cai樣yang和he處chu理li。根gen據ju采cai樣yang信xin號hao的de不bu同tong
，此ci數shu字zi輸shu出chu開kai關guan噪zao聲sheng可ke能neng包bao含han顯xian著zhu的de頻pin率lv成cheng分fen，如ru果guo此ci噪zao聲sheng返fan回hui器qi件jian的de模mo擬ni或huo時shi鍾zhong輸shu入ru端duan，或huo者zhe通tong過guo電dian源yuan返fan回hui芯xin片pian的de模mo擬ni端duan，則ze噪zao聲sheng和he雜za散san性xing能neng會hui很hen容rong易yi受shou其qi影ying響xiang而er降jiang低di。

　　  

對於大多數高速模數轉換器，建議將兩個獨立的電源分別用於AVDD和DRVDD。這兩個電源之間應有充分的隔離

，防止DRVDD電源的任何數字開關噪聲到達轉換器的AVDD電源。AVDD和DRVDD電源常常采用各自的調節器，然而，如果在這兩個電源之間實現了充分的濾波，則采用一個調節器通常也能獲得足夠好的性能。

　　  

ADC電源靈敏度——PSRR

　　  

確定高速ADC對(dui)電(dian)源(yuan)噪(zao)聲(sheng)的(de)靈(ling)敏(min)度(du)的(de)一(yi)個(ge)方(fang)法(fa)，是(shi)將(jiang)一(yi)個(ge)已(yi)知(zhi)頻(pin)率(lv)施(shi)加(jia)於(yu)轉(zhuan)換(huan)器(qi)的(de)電(dian)源(yuan)軌(gui)，並(bing)測(ce)量(liang)轉(zhuan)換(huan)器(qi)輸(shu)出(chu)頻(pin)譜(pu)中(zhong)出(chu)現(xian)的(de)信(xin)號(hao)音(yin)，從(cong)而(er)考(kao)察(cha)其(qi)電(dian)源(yuan)抑(yi)製(zhi)性(xing)能(neng)。輸(shu)入(ru)信(xin)號(hao)與(yu)輸(shu)出(chu)頻(pin)譜(pu)中(zhong)出(chu)現(xian)的(de)信(xin)號(hao)的(de)相(xiang)對(dui)功(gong)率(lv)即(ji)為(wei)轉(zhuan)換(huan)器(qi)在(zai)給(gei)定(ding)頻(pin)率(lv)下(xia)的(de)電(dian)源(yuan)抑(yi)製(zhi)比(bi)（PSRR）。下圖顯示了典型高速ADC的PSRRyupinlvdeguanxi。cituzhongshujudeceliangtiaojianshijiangqijiananzhuangyupeiyoupangludianrongdepinggubanshang
，zhezhongfangfanenggouxianshidianxingyingyongzhongqijianruhexiangyingdianyuanzaosheng。zhuyizaizhezhongqingkuangxia，zhuanhuanqidePSRR在低頻時相對高得多，當頻率高於約10MHz時會顯著下降。

　　  

利用此PSRR信息
，設計人員可以確定為了防止噪聲損害轉換器的性能，電源所容許的紋波水平。例如，如果一個電源在500kHz時具有5mVp-p的紋波，則從下麵的PSRR圖可知，轉換器在此頻率提供大約58dB的抑製。轉換器的滿量程為2Vp-p，因此原始5mV信號比輸入滿量程低52dB。此信號將進一步衰減58dB


，從而比轉換器的滿量程功率低110dB。這樣
，設計人員就能使用轉換器的PSRR數(shu)據(ju)來(lai)確(que)定(ding)在(zai)給(gei)定(ding)頻(pin)率(lv)下(xia)轉(zhuan)換(huan)器(qi)電(dian)源(yuan)的(de)容(rong)許(xu)紋(wen)波(bo)。如(ru)果(guo)轉(zhuan)換(huan)器(qi)的(de)電(dian)源(yuan)在(zai)已(yi)知(zhi)頻(pin)率(lv)具(ju)有(you)紋(wen)波(bo)，例(li)如(ru)來(lai)自(zi)上(shang)遊(you)開(kai)關(guan)轉(zhuan)換(huan)器(qi)
，則(ze)可(ke)以(yi)利(li)用(yong)該(gai)方(fang)法(fa)確(que)定(ding)將(jiang)此(ci)噪(zao)聲(sheng)衰(shuai)減(jian)至(zhi)容(rong)許(xu)水(shui)平(ping)所(suo)需(xu)的(de)額(e)外(wai)濾(lv)波(bo)。

　　  

shangshufenxijiashegeidingdianyuanshangjinchuxianyigepinlv。shishishang，genjudianyuanhuodefangshidebutongyijigaidianyuangongdianduixiangdebutong，dianyuanshangdezaoshengkenengjuyouewaipinlvchengfen。ruguoshizhezhongqingkuang

，shejirenyuanbixuquebaoweidianyuantigongchongfendelvbolaishuaijiancizaosheng。qingzhuyi
，youyuADC輸入的寬帶特性，在其它奈奎斯特頻率區中
，處在ADC輸入的目標頻帶之外的噪聲可能會進入目標頻帶。

　　  

關於線性調節器的討論

　　  

傳統上使用線性調節器來為轉換器的AVDD和DRVDD軌提供幹淨的電源。低壓差線性調節器能夠出色地抑製約1MHz以下的低頻噪聲。典型LDO的控製環路帶寬不超過此頻率，因此更高頻率的噪聲會幾乎毫無衰減地通過調節器。對於此頻率以上的噪聲，必須在LDO之後通過額外濾波對其進行衰減，防止此噪聲到達ADC。通常，結合使用鐵氧體磁珠、daquoudianronghejubudianyuanquou，jizuyishuaijianrenhetongguoxianxingtiaojieqidegaopinzaosheng。shejidianyuanlvboqishibixuzhuyi，ruguoshiyongchuanlianganxingyuanjian，yingquebaoshangdianhediaodianshideganyingdianshibuhuidadaozuyisunhuaizhuanhuanqideshuiping。

　　      

圖1：典型ADC電源抑製比與頻率的關係

　　

此外


，鑒於LDO的上遊常常還會有一個開關轉換器，設計人員必須確保LDO和濾波器電路能夠充分抑製此開關轉換器的頻率。現代開關轉換器的開關頻率越來越高，可能高於典型LDO的環路帶寬。來自這些高頻開關轉換器的噪聲很容易通過LDO，必須利用下遊濾波器對其進行衰減。

　 

雖然線性調節器能夠很好地為ADC提供幹淨的電源
，但效率不高是其主要缺點。根據提供給線性調節器輸入端的電壓的不同
，LDO的效率可能非常低。提供一個略高於LDO壓差的電壓雖然可以提高效率
，但這經常需要增加額外的電源級
，導致電源設計的成本和複雜度隨之增加。

　　

關於開關調節器的討論

　　

傳統上
，開關調節器不宜用於直接為ADC供電。然而，開關調節器技術已今非昔比，當與後置濾波
、精心的設計和布局布線做法相結合，開關調節器可以用作許多高速模數轉換器的高效率電源解決方案。如圖2所示
，開關調節器的效率可達95%，相比於LDO，係統功耗顯著降低。對於一個功耗為780mW的1.8V單電源ADC
，如果使用開關調節器電源
，整體係統功耗可降低640mW或更多。此外，開關電源設計消除了線性級這一熱源，PCB的總體熱量得以降低，因而對風扇和散熱器等額外冷卻措施的需求會減少。

 

圖2：LDO為ADC供電，包括濾波

　　

不過
，開關調節器確實會產生噪聲，必須通過精心的設計和布局布線予以控製。開關電源主要有兩類噪聲：開(kai)關(guan)紋(wen)波(bo)和(he)高(gao)頻(pin)噪(zao)聲(sheng)。對(dui)於(yu)恒(heng)頻(pin)開(kai)關(guan)調(tiao)節(jie)器(qi)，開(kai)關(guan)紋(wen)波(bo)會(hui)在(zai)開(kai)關(guan)頻(pin)率(lv)及(ji)其(qi)倍(bei)數(shu)頻(pin)率(lv)產(chan)生(sheng)能(neng)量(liang)。高(gao)頻(pin)噪(zao)聲(sheng)由(you)轉(zhuan)換(huan)器(qi)中(zhong)的(de)電(dian)壓(ya)和(he)電(dian)流(liu)快(kuai)速(su)跳(tiao)變(bian)而(er)產(chan)生(sheng)。1-5ns的典型上升時間可以在70-350MHz區間內產生能量。對這兩個噪聲源均必須進行充分濾波，以免其幹擾轉換器的工作，降低轉換器的性能。這可能需要使用多級LClvboqi，yijiangdiwenbobingshuaijianzaosheng。weibaochizhiliutiaojienengli，kaiguandianyuankongzhihuanlukeyizaishuchulvboqideliangjifujinbihe。weibaochiwendingxing
，huanluchuanyuepinlvbixujiaodi。ADC給(gei)電(dian)源(yuan)帶(dai)來(lai)的(de)負(fu)載(zai)特(te)性(xing)基(ji)本(ben)上(shang)是(shi)一(yi)個(ge)與(yu)時(shi)鍾(zhong)頻(pin)率(lv)成(cheng)正(zheng)比(bi)的(de)直(zhi)流(liu)負(fu)載(zai)。由(you)於(yu)該(gai)負(fu)載(zai)是(shi)恒(heng)定(ding)的(de)，開(kai)關(guan)調(tiao)節(jie)器(qi)的(de)瞬(shun)態(tai)響(xiang)應(ying)相(xiang)對(dui)不(bu)重(zhong)要(yao)
，因(yin)此(ci)低(di)環(huan)路(lu)穿(chuan)越(yue)頻(pin)率(lv)在(zai)這(zhe)種(zhong)情(qing)況(kuang)下(xia)是(shi)可(ke)以(yi)接(jie)受(shou)的(de)。對(dui)調(tiao)節(jie)器(qi)進(jin)行(xing)外(wai)部(bu)補(bu)償(chang)可(ke)以(yi)更(geng)輕(qing)鬆(song)實(shi)現(xian)這(zhe)一(yi)目(mu)標(biao)。

　　

對輸出電源電壓上的噪聲進行充分濾波至關重要，但設計人員也必須盡量減小從電源所含磁性元件（電感）到與ADC時鍾或信號路徑相關的巴倫或變壓器之間的磁場或電場耦合。將電源電感放在PCB上的另一端並遠離關鍵的ADC時鍾和輸入相關電路，有助於減小這種耦合。

　　

電源去耦

　　

盡管高速ADC給電源帶來的總負載是穩定的，但需要電流以ADC采樣速率和此頻率的諧波快速跳變。由於和走線的電感會限製電源能夠迅速提供的電流量，因此ADC所需的高頻電流是由板電源去耦電容提供的。為高速ADC供電時
，應同時采用大的電源去耦電容和局部（ADC引腳處）去耦電容。大去耦電容存儲電荷以對電源層和局部去耦電容充電，局部去耦電容則提供ADC所需的高頻電流。有效的去耦還能將高頻電源瞬變限製在距離產生瞬變的IC非常近的區域，從而使電路板上產生的電磁輻射（）降至  。

　　

一般而言，應為每個ADC電源軌至少提供一個大去耦電容。這些電容應當是10uF至22uF範圍內的低ESR陶瓷或鉭電容。對於局部去耦，一般建議為每個電源引腳提供一個去耦電容。局部去耦電容應當是0.01uF至0.1uF範圍內的低ESR陶瓷電容
，並且應盡可能靠近ADC電源引腳放置。這些電容應具有通向電源層的過孔，並且過孔應非常靠近ADC電源引腳。如果ADC是從PCB上緊密耦合的電源層獲得電源，則局部去耦也可以通過層與層之間的電容效應實現。如果這些層相對較大，並且間隔小於5密爾（mil），則層間電容可提供非常有效的去耦作用。層間電容與局部旁路電容共同提供ADC所需的高頻電流。

　　

接地

　　

ADC接地是電源方案的重要一環。當前許多ADC都采用LFCSP封裝，封裝底部有一個接地金屬塊。此金屬塊用於為器件散熱；在許多情況下，此接地金屬塊是器件  的接地連接。必須將此接地金屬塊焊接到上的接地焊盤，此焊盤有多個過孔通向接地層。

　　

ADC地上的噪聲也會影響其性能。當數字回路電流流經ADC所在區域時


，通常會產生接地噪聲。設計人員應當采取措施，確保高噪聲地電流不會流經ADC附近。一般建議使用連續層，但為了隔離高噪聲地電流
，可能需要使用非連續層。

　　

結論

　　

ADC的電源實現方案可能會對器件的性能產生重大影響。按照本文提出的指導原則進行設計
，可以實現有效的ADC電源。尋找特定ADC的電源參考資料時，首先應查看該ADC的評估板。ADI公司的所有ADC都有附帶電源的評估板。研究評估板電源的結構以及它所采用的去耦和布局，是開展ADC電源設計的起點。

 

 

推薦閱讀：