找到合適的電源解決方案

 

尋找為FPGA供電的最佳解決方案並不簡單。許多供應商以適合為FPGA供電的名義推銷某些產品。為FPGA供電的DC-DC轉換器選擇有何特定要求？其實並不多。一般而言，所有電源轉換器都可用來為FPGA供電。推薦某些產品通常是基於以下事實：許多FPGA應用需要多個電壓軌
，例如用於FPGA內核和I/O，還可能需要額外的電壓軌來用於DDR存儲器。將多個DC-DC轉換器全部集成到單個穩壓器芯片中的PMIC（電源管理集成電路）常常是首選。

 

一種為特定FPGA尋找優秀供電解決方案的流行方法是使用許多FPGA供應商都提供的已有電源管理參考設計。這對於優化設計來說是一個很好的入門方式。但此類設計往往需要修改，因為FPGA係統通常需要額外的電壓軌和負載
，這些也需要供電。在參考設計上增加一些東西常常也是必要的。還有一件事需要考慮，那就是FPGA的輸入電源不是固定的。輸入電壓在很大程度上取決於實際的邏輯電平以及FPGA所suo實shi現xian的de設she計ji。完wan成cheng對dui電dian源yuan管guan理li參can考kao設she計ji的de修xiu改gai之zhi後hou
，它ta看kan起qi來lai將jiang與yu最zui初chu的de參can考kao設she計ji不bu同tong。可ke能neng有you人ren會hui辯bian稱cheng，最zui好hao的de解jie決jue方fang案an是shi根gen本ben不bu用yong電dian源yuan管guan理li參can考kao設she計ji，而er是shi直zhi接jie將jiang所suo需xu的de電dian壓ya軌gui和he電dian流liu輸shu入ru到dao電dian源yuan管guan理li選xuan型xing與yu優you化hua工gong具ju中zhong
，例li如ruADI公司的 LTpowerCAD等。

 

圖1. 通過LTpowerCAD工具選擇合適的DC-DC轉換器來為FPGA供電。

 

LTpowerCAD可用來為各個電壓軌提供電源解決方案。它還提供一係列參考設計，以讓設計人員快速入門。LTpowerCAD可以從ADI公司網站免費下載。

 

一旦選擇了電源架構和各個電壓轉換器
，就需要選擇合適的無源元件來設計電源。做這件事時，需要牢記FPGA的特殊負載要求。

 

它們分別是：

 

1.各項電流需求

2.電壓軌時序控製

3.電壓軌單調上升

4.快速電源瞬變

5.電壓精度

6.各項電流需求

 

FPGA的實際電流消耗在很大程度上取決於使用情況。不同的時鍾和不同的FPGA內容需要不同的功率。因此，在FPGA係統的設計過程中
，典型FPGA設計的最終電源規格必然會發生變化。FPGAzhizaoshangtigongdegonglvgusuangongjuyouzhuyujisuanjiejuefangansuoxudegonglvdengji。zaigoujianshijiyingjianzhiqian，huodezhexiexinxihuifeichangyouyong。danshi，weileliyongcileigonglvgusuangongjuhuodeyouyiyidejieguo，FPGA的設計必須最終確定，或者至少接近最終完成。

 

通常情況下
，工程師設計電源時考慮的是最大FPGA電流。如果最終發現實際FPGA設計需要的功率更少，設計人員就會縮減電源。

 

電壓軌時序控製

 

許多FPGA要求不同電源電壓軌以特定順序上電。內核電壓的供應往往需要早於I/O電壓的供應
，否則一些FPGA會被損壞。為了避免這種情況，電源需要按正確的順序上電。使用標準DC-DCzhuanhuanqishangdeshinengyinjiao，keyiqingsongshixianjiandandeshangdianshixukongzhi。raner，qijianguanduantongchangyexuyaoshixukongzhi。jinzhixingshinengyinjiaoshixukongzhi，hennanqudelianghaodejieguo。genghaodejiejuebanfashishiyongjuyougaojijichengshixukongzhigongnengdePMIC，例如 ADP5014。圖2中用紅色表示的特殊電路模塊支持調整上電和關斷時序。

 

圖2. ADP5014 PMIC集成了對靈活控製上電/關斷時序的支持。

 

圖3顯示了利用此器件實現的時序控製。通過ADP5014上的延遲(DL)引腳可以輕鬆調整上電和關斷時序的時間延遲。

 

如果使用多個單獨的電源
，增加時序控製芯片便可實現所需的上電/關斷順序。一個例子是LTC2924
，它既能控製DC-DC轉換器的使能引腳來打開和關閉電源，也能驅動高端N溝道MOSFET來將FPGA與某個電壓軌連接和斷開。

 

圖3. 多個FPGA電源電壓的啟動和關斷順序。

 

電壓軌單調上升

 

除了電壓時序之外
，啟動過程中還可能要求電壓單調上升。這意味著電壓僅線性上升，如圖4中的電壓A所示。此圖中的電壓B是shi電dian壓ya非fei單dan調tiao上shang升sheng的de例li子zi。在zai啟qi動dong過guo程cheng中zhong
，當dang電dian壓ya上shang升sheng到dao一yi定ding電dian平ping時shi負fu載zai開kai始shi拉la大da電dian流liu，就jiu會hui發fa生sheng這zhe種zhong情qing況kuang。防fang止zhi這zhe種zhong情qing況kuang的de一yi種zhong辦ban法fa是shi延yan長chang電dian源yuan的de軟ruan啟qi動dong時shi間jian
，並bing選xuan擇ze能neng夠gou快kuai速su提ti供gong大da量liang電dian流liu的de電dian源yuan轉zhuan換huan器qi。

 

圖4. 電壓A單調上升
，電壓B非單調上升。

 

快速電源瞬變

 

FPGA的另一個特點是它會非常迅速地開始抽取大量電流。這會在電源上造成很高的負載瞬變。出於這個原因，許多FPGA需要大量的輸入電壓去耦。陶瓷電容非常靠近地用在器件的VCORE和GND引腳之間。高達1 mF的值非常常見。如此高電容有助於降低對電源提供非常高峰值電流的需求。但是
，許多開關穩壓器和LDO規定了最大輸出電容。FPGA的輸入電容要求可能超過電源允許的最大輸出電容。

 

電(dian)源(yuan)不(bu)喜(xi)歡(huan)非(fei)常(chang)大(da)的(de)輸(shu)出(chu)電(dian)容(rong)，因(yin)為(wei)在(zai)啟(qi)動(dong)期(qi)間(jian)，開(kai)關(guan)穩(wen)壓(ya)器(qi)的(de)輸(shu)出(chu)電(dian)容(rong)看(kan)來(lai)像(xiang)是(shi)短(duan)路(lu)的(de)。對(dui)此(ci)問(wen)題(ti)有(you)一(yi)個(ge)解(jie)決(jue)辦(ban)法(fa)。較(jiao)長(chang)的(de)軟(ruan)啟(qi)動(dong)時(shi)間(jian)可(ke)以(yi)讓(rang)大(da)電(dian)容(rong)組(zu)上(shang)的(de)電(dian)壓(ya)穩(wen)定(ding)地(di)升(sheng)高(gao)，電(dian)源(yuan)不(bu)會(hui)進(jin)入(ru)短(duan)路(lu)限(xian)流(liu)模(mo)式(shi)。

 

圖5. 很多FPGA的輸入電容要求。

 

一(yi)些(xie)電(dian)源(yuan)轉(zhuan)換(huan)器(qi)不(bu)喜(xi)歡(huan)過(guo)大(da)輸(shu)出(chu)電(dian)容(rong)的(de)另(ling)一(yi)個(ge)原(yuan)因(yin)是(shi)該(gai)電(dian)容(rong)值(zhi)會(hui)成(cheng)為(wei)調(tiao)節(jie)環(huan)路(lu)的(de)一(yi)部(bu)分(fen)。集(ji)成(cheng)環(huan)路(lu)補(bu)償(chang)的(de)轉(zhuan)換(huan)器(qi)不(bu)允(yun)許(xu)輸(shu)出(chu)電(dian)容(rong)過(guo)大(da)
，以(yi)防(fang)止(zhi)穩(wen)壓(ya)器(qi)的(de)環(huan)路(lu)不(bu)穩(wen)定(ding)。在(zai)高(gao)端(duan)反(fan)饋(kui)電(dian)阻(zu)上(shang)使(shi)用(yong)前(qian)饋(kui)電(dian)容(rong)常(chang)常(chang)可(ke)以(yi)影(ying)響(xiang)控(kong)製(zhi)環(huan)路(lu)，如(ru)圖(tu)6所示。

 

圖6. 當沒有環路補償引腳可用時，利用前饋電容可以調節控製環路。

 

針對電源的負載瞬變和啟動行為
，開發工具鏈（包括LTpower-CAD，尤其是LTspice）非常有幫助。該工具可以很好的建模和仿真，從而有效實現FPGA的大輸入電容與電源的輸出電容的去耦。圖6展示了這一概念。雖然POL（負載端）電源的位置往往靠近負載，但在電源和FPGA輸入電容之間常常存在一些PCB走線。當電路板上有多個彼此相鄰的FPGA輸shu入ru電dian容rong時shi
，離li電dian源yuan最zui遠yuan的de那na些xie電dian容rong對dui電dian源yuan傳chuan遞di函han數shu的de影ying響xiang較jiao小xiao

，因yin為wei它ta們men之zhi間jian不bu僅jin存cun在zai一yi些xie電dian阻zu，還hai存cun在zai寄ji生sheng走zou線xian電dian感gan。這zhe些xie寄ji生sheng電dian感gan允yun許xuFPGA的輸入電容大於電源輸出電容的最大限值，即使所有電容都連接到電路板上的同一節點也無妨。在LTspice中
，可以將寄生走線電感添加到原理圖中
，並且可以模擬這些影響。當電路建模中包含足夠的寄生元件時，仿真結果接近實際結果。

 

圖7. 電源輸出電容與FPGA輸入電容之間的寄生去耦。

 

電壓精度

 

FPGA電源的電壓精度通常要求非常高。3%的變化容差帶是相當常見的。例如

，為使0.85 V的Stratix V內核電壓軌保持在3%的電壓精度窗口內

，要求全部容差帶僅為25.5 mV。這個小窗口包括負載瞬變後的電壓變化以及直流精度。同樣
，對於此類嚴格要求，包括LTpowerCAD和LTspice在內的可用電源工具鏈在電源設計過程中非常重要。

 

最後一點建議是關於FPGA輸(shu)入(ru)電(dian)容(rong)的(de)選(xuan)擇(ze)。為(wei)了(le)快(kuai)速(su)提(ti)供(gong)大(da)電(dian)流(liu)
，通(tong)常(chang)選(xuan)擇(ze)陶(tao)瓷(ci)電(dian)容(rong)。此(ci)類(lei)電(dian)容(rong)很(hen)適(shi)合(he)這(zhe)種(zhong)用(yong)途(tu)，但(dan)需(xu)要(yao)小(xiao)心(xin)選(xuan)擇(ze)
，使(shi)其(qi)真(zhen)實(shi)電(dian)容(rong)值(zhi)不(bu)隨(sui)直(zhi)流(liu)偏(pian)置(zhi)電(dian)壓(ya)而(er)下(xia)降(jiang)。一(yi)些(xie)陶(tao)瓷(ci)電(dian)容(rong)
，尤(you)其(qi)是(shi)Y5U型，當直流偏置電壓接近其最大額定直流電壓時
，其真實電容值會降低到隻有標稱值的20%。

 

 

推薦閱讀：