抑製幹擾源就是盡可能的減小幹擾源的du/dt，di/dt。這是抗幹擾設計中最優先考慮和最重要的原則，常常會起到事半功倍的效果。減小幹擾源的du/dt主要是通過在幹擾源兩端並聯電容來實現。減小幹擾源的di/dt則是在幹擾源回路串聯電感或電阻以及增加續流二極管來實現。

　　

抑製幹擾源常用措施如下：

　　

1.繼電器線xian圈quan增zeng加jia續xu流liu二er極ji管guan，消xiao除chu斷duan開kai線xian圈quan時shi產chan生sheng的de反fan電dian動dong勢shi幹gan擾rao。僅jin加jia續xu流liu二er極ji管guan會hui使shi繼ji電dian器qi的de斷duan開kai時shi間jian滯zhi後hou
，增zeng加jia穩wen壓ya二er極ji管guan後hou繼ji電dian器qi在zai單dan位wei時shi間jian內nei可ke動dong作zuo更geng多duo的de次ci數shu。

　　

2.在繼電器接點兩端並接火花抑製電路（一般是RC串聯電路，電阻一般選幾K到幾十K
，電容選0.01uF）。

　　

3.給電機加濾波電路
，注意電容
、電感引線要盡量短。

 

 

4.電路板上每個IC要並接一個0.01μF～0.1μF高頻電容
，以減小IC對電源的影響。注意高頻電容的布線，連線應靠近電源端並盡量粗短，否則，等於增大了電容的等效串聯電阻
，會影響濾波效果。

　　

5.布線時避免90度折線，減少高頻噪聲發射。

　　

6.可控矽兩端並接RC抑製電路，減小可控矽產生的噪聲（這個噪聲嚴重時可能會把可控矽擊穿的）。

　　

　　

切斷幹擾傳播路徑的常用措施有以下幾種：

　　

1.充分考慮電源對單片機的影響。電源做得好，整個電路的抗幹擾就解決了一大半。許多單片機對電源噪聲很敏感,要給單片機電源加濾波電路或穩壓器，以減小電源噪聲對單片機的幹擾。比如，可以利用磁珠和電容組成π形濾波電路，當然條件要求不高時也可用100Ω電阻代替磁珠。

　　

2.如果單片機的I/O口用來控製電機等噪聲器件
，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。控製電機等噪聲器件，在I/O口與噪聲源之間應加隔離（增加π形濾波電路）。

 

3.注意晶振布線。晶振與單片機引腳盡量靠近，用地線把時鍾區隔離起來，晶振外殼接地並固定。此措施可解決許多疑難問題。

　　

4.電路板合理分區
，如強
、弱信號，數字、模擬信號。盡可能把幹擾源（如電機，繼電器）與敏感元件（如單片機）遠離。

　　

5.用地線把數字區與模擬區隔離，數字地與模擬地要分離，最後在一點接於電源地。A/D
、D/A芯片布線也以此為原則，廠家分配A/D、D/A芯片引腳排列時已考慮此要求。

　　

6.單片機和大功率器件的地線要單獨接地，以減小相互幹擾。大功率器件盡可能放在電路板邊緣。

　　

7在單片機I/O口，電源線，電路板連接線等關鍵地方使用抗幹擾元件如磁珠
、磁環、電源濾波器，屏蔽罩，可顯著提高電路的抗幹擾性能。

　　

　　

tigaoganraoxingnengzhuyaoshizhitigaoxitongzhongminganqijiandekangganraoxingneng。tigaominganqijiandekangganraoxingnengshizhicongminganqijianzhebiankaolvjinliangjianshaoduiganraozaoshengdeshiqu，yijicongbuzhengchangzhuangtaijinkuaihuifudefangfa。

　　

提高敏感器件抗幹擾性能的常用措施如下：

　　

1.布線時盡量減少回路環的麵積，以降低感應噪聲。

　　

2.布線時，電源線和地線要盡量粗。除減小壓降外
，更重要的是降低耦合噪聲。

 

 

3.對於單片機閑置的I/O口

，不要懸空
，要接地或接電源。其它IC的閑置端在不改變係統邏輯的情況下接地或接電源。

　　

4.對單片機使用電源監控及看門狗電路
，如：IMP809，IMP706
，IMP813，X25043，X25045等，可大幅度提高整個電路的抗幹擾性能。

　　

5.在速度能滿足要求的前提下
，盡量降低單片機的晶振和選用低速數字電路。

　　

6.IC器件盡量直接焊在電路板上，少用IC座。

　　

　　

1.我習慣於將不用的代碼空間全清成“0”，因為這等效於NOP，可在程序跑飛時歸位
；

　　

2.在跳轉指令前加幾個NOP，目的同1
；

　　

3.在無硬件WatchDog時可采用軟件模擬WatchDog，以監測程序的運行
；

　　

4.涉及處理外部器件參數調整或設置時，為防止外部器件因受幹擾而出錯可定時將參數重新發送一遍
，這樣可使外部器件盡快恢複正確；

　　

5.通訊中的抗幹擾，可加數據校驗位
，可采取3取2或5取3策略；

　　

6.在有通訊線時
，如I^2C

、三線製等

，實際中我們發現將Data線、CLK線、INH線常態置為高
，其抗幹擾效果要好過置為低。

　　

　　

1.地線、電源線的部線肯定重要了！

　　

2.線路的去偶
；

　　

3.數、模地的分開；

　　

4.每個數字元件在地與電源之間都要104電容；

　　

5.在有繼電器的應用場合

，尤其是大電流時，防繼電器觸點火花對電路的幹擾
，可在繼電器線圈間並一104和二極管，在觸點和常開端間接472電容
，效果不錯！

　　

6.為防I/O口的串擾

，可將I/O口隔離，方法有二極管隔離、門電路隔離
、光偶隔離、電磁隔離等；

　　

7.當然多層板的抗幹擾肯定好過單麵板，但成本卻高了幾倍。

　　

8.選(xuan)擇(ze)一(yi)個(ge)抗(kang)幹(gan)擾(rao)能(neng)力(li)強(qiang)的(de)器(qi)件(jian)比(bi)之(zhi)任(ren)何(he)方(fang)法(fa)都(dou)有(you)效(xiao)，我(wo)想(xiang)這(zhe)點(dian)應(ying)該(gai)最(zui)重(zhong)要(yao)。因(yin)為(wei)器(qi)件(jian)天(tian)生(sheng)的(de)不(bu)足(zu)是(shi)很(hen)難(nan)用(yong)外(wai)部(bu)方(fang)法(fa)去(qu)彌(mi)補(bu)的(de)
，但(dan)往(wang)往(wang)抗(kang)幹(gan)擾(rao)能(neng)力(li)強(qiang)的(de)就(jiu)貴(gui)些(xie)。主(zhu)要(yao)看(kan)各(ge)位(wei)的(de)應(ying)用(yong)場(chang)合(he)了(le)！

　　

↓↓↓附：某工控係統設計好後的運行模式