“多年以後我們寫半導體發展史的話，28納米節點一定是濃墨重彩的一筆
，它背後有很多的故事。”在2016 FD-SOI論壇上
，複旦微電子總工程師沈磊如是說。的確，28納米以後邏輯工藝開始分岔：立體工藝FinFET由於獲得英特爾與台積電的主推成為主流，14/16納米都已量產，10納米工藝也有可能在2017年量產
；體矽工藝停止在28納米，想增加集成度而又對FinFET開發成本望而卻步的半導體公司另辟蹊徑，開始考慮通過3D或者2.5D封裝來延續摩爾定律；通過幾年的發展，平麵工藝FD-SOI生態鏈漸趨成熟，CEA-Leti的研究結果表明FD-SOI工藝至少可以延續到7納米，這預示著FD-SOI不是一個孤節點工藝路線
，設計公司與IP公司從觀望轉到介入
，GlobalFoundries（格羅方德）表示目前有50餘家設計公司在利用該公司的22納米FD-SOI工藝進行設計。

 

 

功耗性能比一向是FD-SOI工藝所強調的優勢。根據三星提供的數據，相比體矽工藝（28納米HKMG工藝），28納米FD-SOI功耗相當於體矽工藝的70%，性能要高出16%。格羅方德將在2017年量產的22FDX（22納米FD-SOI工藝）支持超低電壓運行，隻需0.4V電壓就能夠支持邏輯運算，與28納米HKMG工藝相比，功耗降低了70%，漏電流隻有約1pA/um。在此次論壇上引起熱議的索尼GPS芯片CXD5600即采用28納米FD-SOI工藝，由於在功耗方麵的出色表現
，已經被華米用於其新推出的AMAZFIT運動手表裏麵。

 

采用22FDX的GPS芯片將比現在的工藝更省電

　　

格羅方德在此次論壇上發布12納米FD-SOI工藝路線圖
，根據格羅方德的資料，這個被其稱為“12FDX”的工藝可用16/14納米FinFET成本實現10納米FinFET性能。 而相比16/14納米FinFET工藝
，22FDX平台在設計規則和製造上具備更大的成本優勢，例如
，MOL設計規則22FDX比16/14納米工藝減少 50%（總規則減少10~20%）
；無Fin-specific規則
；減少曝光切割（約50%）；更大器件套件（約2倍以上）；最重要的是減少了40%的掩膜。

 

FD-SOI工藝可發展至7納米

 

沈磊表示，與FinFET工藝相比，FD-SOI工藝所需掩膜版更少
，費用更節省，出片也更快。設計方案從體矽工藝遷移也更簡便快捷。

　　

IBS 首席執行官Handel Jones則比較了16/14納米FinFET與14納米FD SOI的晶圓成本與單位晶體管成本，根據他的計算

，14納米FD-SOI工藝單位晶體管成本比相應的FinFET工藝低了近17%。

 

FD-SOI工藝成本更低

　　

FinFET高昂的開發成本（據Gartner最新數據，開發一款14納米FinFET芯片，費用為8000萬美元左右）使得越來越少的設計公司能夠跟上工藝進步的步伐。物聯網終端產品需求量大
，並不要求極致的性能，但對功耗與成本要求極高
，FD-SOI工藝成為絕佳的選擇，用沈磊的話說就是“適合的工藝是最好的工藝。”

 

28納米以後的FinFET工藝晶體管成本不再下降

　　

除了低功耗與低成本
，FD-SOI工藝在可靠性上也表現出色。沈磊指出
，從意法半導體給出的數據來看
，由於FD-SOI工藝的敏感體積更小，對閂鎖效應（latch-up）免疫，具備更低的SRAM軟錯誤率
，以及更好的電磁兼容性
，使其更適用於高可靠應用領域，例如汽車
、銀行與生命維持係統等。

 

FD-SOI工藝可靠性更高

　　

芯原微電子創始人、董事長兼總裁戴偉民也表示

，FD-SOI工藝的超低軟錯誤率可減少存儲消耗，非常適用於汽車電子領域。芯原SiPaas（芯片設計服務平台）中的汽車電子設計指南結合FD-SOI工藝，推出的汽車儀表盤片上係統方案可幫助設計公司通過車規ISO26262 ASIL資質。

　　

越過28納米節點以後，一直是FinFET的光芒更加耀眼，但FD-SOI也持續努力地尋找生存空間。低功耗、低成本
、gaokekao
，zhexietezhiyuwulianwangzhongduandexuqiutianranpipei，danwangjiezhiyouyifabandaotiyuenzhipuyouchanpinliangchan
，suoyihenduogongsidouzaiguanwang。benjieluntanshangsuoniGPS芯片的量產引起了很多設計公司的關注，筆者了解到

，國內已有一些公司在嚐試采用FD-SOI工藝開發芯片
，尤其是應用於超低功耗或高可靠環境下的案例頗多。

　　

FinFET還會領先
，但FD-SOI曙光已現，當有更多的設計公司、IP公司與係統公司真正參與到FD-SOI生態圈時，轉折點或已到來。