從技術角度看，需要進行這樣的利弊權衡：在低功耗SRAM中

，使用特殊柵極誘導漏極泄漏（GIDL）控製技術來控製待機電流
，以控製待機功耗。這些技術涉及在上拉路徑或下拉路徑中增加額外的晶體管，這樣存取延遲就會加劇，從而會增加存取時間。在高速SRAM中(zhong)
，存(cun)取(qu)時(shi)間(jian)具(ju)有(you)最(zui)高(gao)優(you)先(xian)級(ji)，因(yin)此(ci)無(wu)法(fa)使(shi)用(yong)這(zhe)種(zhong)技(ji)術(shu)。此(ci)外(wai)，該(gai)晶(jing)體(ti)管(guan)也(ye)可(ke)增(zeng)大(da)尺(chi)寸(cun)，以(yi)增(zeng)加(jia)電(dian)荷(he)流(liu)。尺(chi)寸(cun)的(de)增(zeng)大(da)可(ke)減(jian)少(shao)傳(chuan)播(bo)延(yan)遲(chi)，但(dan)同(tong)時(shi)會(hui)增(zeng)加(jia)功(gong)耗(hao)。

從應用需求角度看

，該權衡奠定了兩種不同的應用基礎。快速SRAM在作為高速處理器的直接接口高速緩存或高速暫存擴展存儲器時工作良好。低功耗異步SRAM可用於為功耗必須非常低的係統臨時存儲數據。因此
，快速SRAM通常用於服務器和航空設備等高性能係統，而低功耗SRAM則主要用於POS終端以及PLC等電池供電設備。

然ran而er，隨sui著zhe技ji術shu的de不bu斷duan發fa展zhan，越yue來lai越yue多duo的de有you線xian設she備bei也ye推tui出chu了le電dian池chi供gong電dian移yi動dong版ban本ben。過guo去qu幾ji年nian，我wo們men還hai見jian證zheng了le無wu線xian應ying用yong的de大da量liang推tui出chu

，其qi帶dai來lai了le無wu線xian設she備bei的de長chang足zu發fa展zhan。物wu聯lian網wang（IoT）促進了新一代醫療設備
、手持設備、消費類電子產品、通信係統以及工業控製器的發展，它們正在徹底改變各種設備的工作與通信方式。在這些移動設備中
，快速SRAM和低功耗SRAM都不能全麵滿足需求。快速SRAM流耗大，很快就會耗盡電池，而低功耗SRAM則存取速度不足，不能滿足這些複雜設備的需求。

對於現代電子設備的所有重要組件而言，降低功耗並縮小封裝是目前麵臨的兩個最大的挑戰。對於異步SRAM來說
，這種挑戰就是在小型封裝中創建功耗顯著降低的快速SRAM。雖然很多SRAM製造商都已經開始提供采用少數引腳及裸片尺寸封裝的產品，但並沒有滿足市場對高性能低功耗存儲器的需求。

電源管理和待機功耗

定義設備功耗有兩個主要參數，分別是工作功耗和待機功耗。工作功耗是指設備在主動執行其主要功能時消耗的電源。對於SRAMlaishuo
，jiushizaizhixingduxiegongnengshixiaohaodedianyuan。daijigonghaoshizhishebeimeiyougongzuo，danyiranchuyutongdianzhuangtaishisuoxiaohaodedianyuan。duiyujuedaduoshushouchishebeieryan
，SRAM大約有20%的時間在工作，而在其餘80%的時間裏，SRAM以待機模式與電源相連。

zaiyiqiandabufendianzishebeidoulianjiezhidianyuanchazuodeshidai，daijigonghaozaichengbenhebianjiexingfangmiandoubushishenmewenti。ranerduiyudangqiandianchigongdianshebeieryan，daijigonghaokezengjiamingxiandedianyuanyoushi。ruguodianyuanshibukechongdiandedianchi
，nadianchixiaohaodaijindesuduhuigengkuai。zaikechongdiandianchiyingyongzhong，zuidadewentishi：如果需要過於頻繁地充電就很不方便，這正好違背了移動設備的初衷。

降低功耗的需求最早來自微控製器，因此製造商不得不尋找各種替代方案代替傳統工作及待機這兩種狀態模式。這使TI和NXP等公司推出了具有特殊低功耗工作模式（稱為深度斷電模式或深度睡眠模式）的MCU。這(zhe)些(xie)控(kong)製(zhi)器(qi)可(ke)在(zai)正(zheng)常(chang)工(gong)作(zuo)中(zhong)全(quan)速(su)運(yun)行(xing)，而(er)在(zai)不(bu)需(xu)要(yao)時(shi)則(ze)進(jin)入(ru)低(di)功(gong)耗(hao)模(mo)式(shi)。這(zhe)樣(yang)，係(xi)統(tong)可(ke)在(zai)不(bu)影(ying)響(xiang)高(gao)性(xing)能(neng)的(de)情(qing)況(kuang)下(xia)降(jiang)低(di)功(gong)耗(hao)。在(zai)該(gai)低(di)功(gong)耗(hao)模(mo)式(shi)下(xia)，外(wai)設(she)和(he)存(cun)儲(chu)設(she)備(bei)也(ye)有(you)望(wang)省(sheng)電(dian)。電(dian)源(yuan)管(guan)理(li)的(de)重(zhong)點(dian)現(xian)已(yi)轉(zhuan)移(yi)至(zhi)與(yu)這(zhe)些(xie)係(xi)統(tong)相(xiang)連(lian)的(de)存(cun)儲(chu)設(she)備(bei)。
[page]
支持片上電源管理的SRAM

在我們介紹片上電源管理SRAM的概念及無限潛力之前
，我們先來了解為什麼現在需要它。在電路板上，異步SRAM通常與MCU相連作為擴展存儲器，其可用做高速緩存或高速暫存存儲器。與DRAM和閃存等其它存儲性存儲器相比
，SRAM具有密度局限性：當前可用的SRAM最大存儲密度是8MB，而DRAM則已進入GB時代。然而


，MCU很難跟DRAM或閃存直接連接，因為這些存儲器一般具有很長的寫入周期，不能與MCU同步。高速工作的MCU需要可以存儲重要數據的高速緩存，以及以一種能夠進行快速存取的方式進行的各種臨時運算。SRAM最適合用作MCU與存儲性存儲器之間的高速緩存。

下圖不僅更好地說明了存儲器的不同階段，而且還指出了哪裏需要SRAM：

以下因素進一步推動了對低功耗快速SRAM的需求：

1.在具有各種新工藝節點的現代MCU中，嵌入式高速緩存的作用越來越有限；

2.由於上述原因以及MCU現已變得越來越高級，因此外部高速緩存正日益變得更加重要。因而
，當務之急是讓SRAM不再成為限製因素
；

3.在電池供電應用中，功耗是客戶購買時考慮的重要參數。因此，SRAM芯片的高待機功耗是無法接受的。

由於以上所有因素，SRAM製造商多年來一直在嚐試取消快速產品與低功耗產品之間的利弊權衡。其中一個解決方案是混合器件——在存取時間和功耗上進行快速與低功耗的搭配。然而

，這些混合SRAM無法滿足快速SRAM可滿足的性能要求。最好的解決方案是支持片上電源管理的快速SRAM，其既可確保高性能，又可實現低功耗。

支持片上電源管理的SRAM的工作方式跟支持片上電源管理的MCU類似。除了工作模式和待機工作模式以外

，還有深度睡眠工作模式。這種設置允許SRAM芯片在標準工作模式下全速存取數據，而在深度睡眠模式下不執行任何功能，因此流耗極低（比普通快速SRAM的待機功耗低1000倍）。

下表針對快速SRAM、低功耗SRAM以及支持深度睡眠工作模式的快速SRAM進行了各種參數比較：

這些數字清楚地展示了與使用標準快速SRAM相比
，使用“帶深度睡眠模式”的SRAM的優勢。在SRAM大部分時間都處於待機狀態的應用中，該優勢會更加明顯。

我們來假設一個場景：某器件工作了一千個小時，SRAM的工作時間隻占其中的20%。如果該SRAM是一款工作電壓為3.3V的快速SRAM
，那它的工作功耗就將為120瓦時（WH），待機功耗為80 WH。總功耗將為200 WH。現在，如果我們使用具有深度睡眠模式的快速SRAM，工作功耗依然是120 WH，但待機功耗則銳減至0.06 WH。總功耗大約為121 WH。因此在該具體應用中，深度睡眠選項可將功耗降低40%。然而在使用深度睡眠模式時（無論是MCU還是SRAM），需要考慮的一個因數是進入和退出深度睡眠模式所需的時間。如果這兩個工作周期的時間間隔比SRAM進入和退出深度睡眠模式所用的時間還短，那該方法就不適合。

迄今為止，唯一推出支持片上電源管理的SRAM的公司是賽普拉斯半導體公司，該產品為PowerSnoozeTM。PowerSnooze SRAM采用54-TSOP和48-BGA等標準封裝，與普通快速SRAM一樣。為使用深度睡眠功能
，該產品還提供了一個特殊引腳（DS），可將低電平有效切換至進入深度睡眠模式。標準快速SRAM上的同等引腳恰恰是無連接（NC）。因此隻需極少的設計工作（隻需連接一個額外的引腳）
，便可將標準快速SRAM升級為PowerSnooze SRAM。

相關閱讀：

無線傳感器網絡射頻前端係統架構如何實現低功耗？
如何實現位置自由的低功耗無線充電設計？
幾種方法既提高功率又降低功耗，簡化電路有招了