中心議題：

• 一種低溫漂的CMOS帶隙基準電壓源的研究
• 了解帶隙基準電路的基本原理

解決方案：

• 采用一階溫度補償技術的CMOS帶隙基準電壓源

 
近年來
，由於集成電路的飛速發展，基準電壓源在模擬集成電路、數模混合電路以及係統集成芯片(SOC)中(zhong)都(dou)有(you)著(zhe)非(fei)常(chang)廣(guang)泛(fan)的(de)應(ying)用(yong)，對(dui)高(gao)新(xin)模(mo)擬(ni)電(dian)子(zi)技(ji)術(shu)的(de)應(ying)用(yong)和(he)發(fa)展(zhan)也(ye)起(qi)著(zhe)至(zhi)關(guan)重(zhong)要(yao)的(de)作(zuo)用(yong)，其(qi)精(jing)度(du)和(he)穩(wen)定(ding)性(xing)會(hui)直(zhi)接(jie)影(ying)響(xiang)整(zheng)個(ge)係(xi)統(tong)的(de)性(xing)能(neng)。因(yin)此(ci)，設(she)計(ji)一(yi)個(ge)好(hao)的(de)基(ji)準(zhun)源(yuan)具(ju)有(you)十(shi)分(fen)現(xian)實(shi)的(de)意(yi)義(yi)。

1 帶隙基準電路的基本原理

帶隙基準電壓源的目的是產生一個對溫度變化保持恒定的量
，由於雙極型晶體管的基極電壓VBE
，其溫度係數在室溫(300 K)時大約為-2．2 mV／K，而2個具有不同電流密度的雙極型晶體管的基極-發射極電壓差VT
，在室溫時的溫度係數為+0．086 mV／K
，由於VT與VBE的電壓溫度係數相反，將其乘以合適的係數後，再與前者進行加權，從而在一定範圍內抵消VBE的溫度漂移特性，得到近似零溫度漂移的輸出電壓VREF
，這是帶隙電壓源的基本設計思想。

1．1 帶隙基準電壓源核心電路

本文提出的電路核心結構如圖1所示，在電路中雙極晶體管構成了電路的核心
，實現了VBE與VT的線性疊加
，獲得近似為零溫度係數的輸出電壓。圖1中雙極型晶體管Q1和Q2的發射區麵積相同，Q3和Q4的發射區麵積相同


，考慮設計需求，取Q1和Q2的發射區麵積為Q3和Q4的發射區麵積的8倍。 假設雙極晶體管基極電流為零
，運放的增益足夠大，則a點和b點的電壓相等，即： [page]
在實際電路中，經過計算可知當取R3／R1=2．3066時，可以得到室溫下的近似零溫度係數的輸出參考電壓。

1．2 帶隙基準電壓源總體電路

帶隙基準電壓源總體電路總共由4部分組成：A部分是啟動電路，B部分提供偏置電壓，C部分是運算放大器，D部分是帶隙電壓源的核心部分。其中核心部分是由雙極晶體管構成

，實現了VBE和VT的線性疊加
，獲得近似零溫度係數的輸出電壓。總體電路如圖2所示。 1．3 運放的失調對基準源的影響

jizhunyuanzhongyunfangdeshejishifeichangzhongyaode，yunfangdeshitiaoshijizhunyuandeyigezhuyaowuchayuan。youyubuduichengxing，yunfanghuishoudaoshurushitiaodeyingxiang。jiasheshitiaodianyaweiVos，經計算得到含失調電壓的輸出公式為： 可見，Vos的大小可能導致相當大的基準源輸出電壓誤差。此外，Vos自身是溫度的函數，和理想運算放大器相比，會引入一定的誤差，而由運算放大器電源抑製比PSRR引入的誤差可以折合成失調輸入電壓Vos也ye將jiang和he電dian源yuan有you關guan。這zhe樣yang，為wei了le減jian小xiao失shi調tiao對dui基ji準zhun電dian壓ya的de影ying響xiang
，運yun放fang的de失shi調tiao就jiu要yao盡jin可ke能neng地di小xiao。然ran而er，引yin起qi失shi調tiao的de原yuan因yin有you許xu多duo，如ru晶jing體ti管guan之zhi間jian的de不bu匹pi配pei
、運放輸入級管子閾值電壓的不匹配、運放的有限增益等等。因此
，實際上，Vos是很難完全消除的，但通過提高運放的增益和細致地設計版圖可以減小它對基準電壓的影響，提高基準電壓源的精度。

1．4 電源抑製比

電源抑製比(PSRR)是電路對電源電壓頻率變化的抑製能力，是從運放的輸入到輸出的開環增益與從電源到運放輸出的增益之比，用KPSR表示。對帶隙基準而言，由於輸出電壓和Vdd無關，所以Vdd的變化基本上不會影響輸出參考電壓的影響。但是隨著工作頻率的提高，由於電容耦合的原因導致輸出電壓在高頻時會受到Vdd的波動的影響，從而影響輸出電壓的穩定性。具體的電路設計中考慮了這一點，在電路中采用了自偏壓cascode結構的電流鏡
，同時在輸出端接一對地濾波電容
，輸出電壓的電源抑製特性就得到了很好的提高。

1．5 啟動電路

啟動電路也是帶隙基準源中一個重要的部分。如圖2中A部(bu)分(fen)所(suo)示(shi)，電(dian)路(lu)可(ke)能(neng)會(hui)出(chu)現(xian)零(ling)輸(shu)出(chu)的(de)情(qing)況(kuang)。因(yin)為(wei)放(fang)大(da)器(qi)兩(liang)端(duan)的(de)輸(shu)入(ru)都(dou)為(wei)零(ling)電(dian)平(ping)時(shi)，電(dian)路(lu)處(chu)於(yu)一(yi)種(zhong)不(bu)工(gong)作(zuo)狀(zhuang)態(tai)
，因(yin)此(ci)需(xu)要(yao)一(yi)個(ge)啟(qi)動(dong)電(dian)路(lu)來(lai)打(da)破(po)這(zhe)種(zhong)平(ping)衡(heng)。圖(tu)中(zhong)引(yin)入(ru)的(de)啟(qi)動(dong)電(dian)路(lu)由(you)Mp1～Mp6和Mn1～Mn4組成。其工作原理是由Mp1～Mp4，Mn1組成的反向器驅動Mn2和Mn3，使Mn2和Mn3導通，從而通過a點和b點dian間jian接jie給gei運yun算suan放fang大da器qi的de兩liang個ge差cha分fen輸shu入ru端duan提ti供gong偏pian置zhi電dian壓ya，保bao證zheng在zai係xi統tong加jia電dian的de時shi候hou，輸shu入ru差cha分fen對dui不bu會hui關guan斷duan，當dang電dian路lu正zheng常chang工gong作zuo後hou，啟qi動dong電dian路lu關guan斷duan。

2 仿真結果

2．1 溫度特性

該電路的仿真基於Chartered 0．25 μm models。仿真軟件是T—SPICE，電源電壓為3．3 V，R3／R1的比值為2．306 6
，這樣的結果在版圖設計中比較容易實現，可以采用單元電阻串連的形式，有利於減少因為版圖失配引起的誤差。單元電阻的W=3μm
，L=10 μm
，方塊電阻R=330 Ω
，采用的第一層多晶實現。圖3所示的是輸出電壓溫度特性的仿真結果。 溫度在-20～70℃之間變化，輸出電壓溫度特性如圖3所示

，它的溫度係數約為10 ppm／℃。因(yin)此(ci)，可(ke)以(yi)看(kan)出(chu)輸(shu)出(chu)電(dian)壓(ya)的(de)溫(wen)度(du)特(te)性(xing)並(bing)不(bu)是(shi)一(yi)直(zhi)都(dou)為(wei)零(ling)
，而(er)是(shi)在(zai)一(yi)個(ge)溫(wen)度(du)範(fan)圍(wei)內(nei)為(wei)零(ling)，在(zai)其(qi)他(ta)溫(wen)度(du)下(xia)為(wei)正(zheng)值(zhi)或(huo)者(zhe)負(fu)值(zhi)。這(zhe)是(shi)由(you)於(yu)基(ji)極(ji)一(yi)發(fa)射(she)極(ji)電(dian)壓(ya)、集電極電流、失調電壓以及電阻隨溫度變化引起的。
[page]
2．2 電源抑製特性

圖4是在1 Hz到10 GHz的範圍進行掃描所得到的不同的電源抑製情況。低頻時抑製情況不太好，在-10 dB左右
，還有待於提高；高頻抑製情況很好
，基本穩定在-120 dB左右。與傳統電路相比
，本文提出的這種電路可以用於在各種係統尤其是高頻係統中，這一點是傳統電路所無法比擬的。

2．3 噪聲特性

噪(zao)聲(sheng)是(shi)影(ying)響(xiang)帶(dai)隙(xi)基(ji)準(zhun)源(yuan)穩(wen)定(ding)性(xing)的(de)主(zhu)要(yao)因(yin)素(su)之(zhi)一(yi)。通(tong)常(chang)噪(zao)聲(sheng)分(fen)為(wei)外(wai)部(bu)噪(zao)聲(sheng)和(he)內(nei)部(bu)噪(zao)聲(sheng)。外(wai)部(bu)噪(zao)聲(sheng)一(yi)般(ban)都(dou)由(you)電(dian)源(yuan)電(dian)壓(ya)的(de)變(bian)化(hua)以(yi)及(ji)其(qi)他(ta)電(dian)路(lu)的(de)幹(gan)擾(rao)造(zao)成(cheng)。內(nei)部(bu)噪(zao)聲(sheng)主(zhu)要(yao)包(bao)括(kuo)熱(re)噪(zao)聲(sheng)和(he)閃(shan)爍(shuo)噪(zao)聲(sheng)。閃(shan)爍(shuo)噪(zao)聲(sheng)的(de)大(da)小(xiao)與(yu)頻(pin)率(lv)成(cheng)反(fan)比(bi)，因(yin)而(er)在(zai)低(di)頻(pin)下(xia)主(zhu)要(yao)為(wei)閃(shan)爍(shuo)噪(zao)聲(sheng)，而(er)高(gao)頻(pin)下(xia)為(wei)熱(re)噪(zao)聲(sheng)
，對(dui)於(yu)高(gao)頻(pin)的(de)熱(re)噪(zao)聲(sheng)

，可(ke)以(yi)在(zai)輸(shu)出(chu)端(duan)Vref處加一個RC低通濾波器解決掉，而低頻的來自耦合到電源的噪聲則是需考慮的，可以通過提高電源抑製比來減小。圖5為電路在輸出端和電源電壓處的噪聲特性，在輸出端低頻時噪聲為10．4 nv／Rt，高頻時噪聲幾乎為0 nv／Rt，性能很好。電源電壓處的噪聲為9．6nv／Rt左右。
2．4 電路其他參數

電路的其他方麵的性能仿真結果如表1所示。表1的仿真結果是在電源電壓為3．3 Vdetiaojiandecedede。youxiaodianliuzhideshizaidianluzhengchanggongzuodeqingkuangxiacongdianyuandaodizhijiandedianliu，guanduandianliuzhideshizaidianlubugongzuodeqingkuangxiacongdianyuandaodideloudianliu。 3 結論

本文研究了一種在0．25 μm N阱CMOS工藝下采用一階溫度補償技術的CMOS帶隙基準電壓源。電路經過參數優化後用T-SPICE仿真結果為：在3．3 V電源電壓下的輸出的參考電壓為1．403 1 V
，當溫度在-20～70℃之間變化時，電路的溫度係數達到了10x10-6／℃，室溫下電路的功耗為5．283 1 mW，dianludipinshidedianyuanyizhibitexinghaibushihenhao，haiyoudaiyujinyibudetigao，gaopinshidedianyuanyizhibifeichanghao

，yincibendianlukeyiguangfanyingyongyudigonghao，diwenpiao，gaopinjichengdianluzhong。