高速數字電路的設計,借助仿真增加了信號的完整性
發布時間:2017-11-14 責任編輯:lina
【導讀】高速數字係統設計成功的關鍵在於保持信號的完整,而影響信號完整性(即信號質量)的因素主要有傳輸線的長度、電阻匹配及電磁幹擾、串擾等。
設計過程中要保持信號的完整性必須借助一些仿真工具,仿真結果對PCB布線產生指導性意見,布線完成後再提取網絡,對信號進行布線後仿真,仿真沒有問題後才能送出加工。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是個簡單好用的工具,軟件中包含兩個工具LineSim和BoardSim。LineSim用在布線設計前約束布線和各層的參數、設置時鍾的布線拓撲結構、選擇元器件的速率、診斷信號完整性,並盡量避免電磁輻射及串擾等問題。BoardSim用於布線以後快速地分析設計中的信號完整性、電磁兼容性和串擾問題,生成串擾強度報告,區分並解決串擾問題。作者使用LineSim工具,對信號的阻抗匹配、傳輸線的長度、串擾進行了仿真分析,並給出了指導性結論。
阻抗匹配
高(gao)速(su)數(shu)字(zi)信(xin)號(hao)的(de)阻(zu)抗(kang)匹(pi)配(pei)非(fei)常(chang)關(guan)鍵(jian),如(ru)果(guo)匹(pi)配(pei)不(bu)好(hao),信(xin)號(hao)會(hui)產(chan)生(sheng)較(jiao)大(da)的(de)上(shang)衝(chong)和(he)下(xia)衝(chong)現(xian)象(xiang),如(ru)果(guo)幅(fu)度(du)超(chao)過(guo)了(le)數(shu)字(zi)信(xin)號(hao)的(de)閾(yu)值(zhi),就(jiu)會(hui)產(chan)生(sheng)誤(wu)碼(ma)。阻(zu)抗(kang)匹(pi)配(pei)有(you)串(chuan)行(xing)端(duan)接(jie)和(he)並(bing)行(xing)端(duan)接(jie)兩(liang)種(zhong),由(you)於(yu)串(chuan)行(xing)端(duan)接(jie)功(gong)耗(hao)低(di)並(bing)且(qie)端(duan)接(jie)方(fang)便(bian),實(shi)際(ji)工(gong)作(zuo)中(zhong)一(yi)般(ban)采(cai)用(yong)串(chuan)行(xing)端(duan)接(jie)。以(yi)下(xia)利(li)用(yong)Hyperlynx仿真工具對端接電阻的影響進行了分析。以74係列建立仿真IBIS模型如圖1所示。仿真時選擇一個發送端一個接收端,傳輸線為帶狀線,設置線寬0.2mm和介電常數為4.5(常用的FR4材料),使傳輸線的阻抗為51.7Ω。設置信號頻率為50MHz的方波,串行端接電阻Rs分別取0Ω、33Ω和100Ω的情況,進行仿真分析,仿真結果如圖2所示。
圖中分別標出了匹配電阻是0Ω、33Ω、100Ω時接收端的信號波形。從波形看出,0Ω時波形有很大的上衝和下衝現象,信號最差;100Ω時信號衰減較大,方波幾乎變成了正弦波;而匹配電阻是33Ω時波形較好。理想的匹配電阻值,可以利用軟件的terminatorWizard工具,自動根據器件的參數模型算出最佳匹配電阻為33.6Ω,實際應用中可以選用33Ω。利用仿真和器件的IBIS模型,可以很精確地知道匹配電阻值的大小,從而使信號完整性具有可控性。

圖1 74係列仿真模型

圖2 不同串行端接電阻的仿真結果
傳輸線長度的影響
在高速數字電路的設計中,除了阻抗匹配外,部分器件對傳輸線的長度有著嚴格的要求,信號頻率越高,要求傳輸線的長度越短。以X1器件和X2器件為例建立仿真模型如圖3所示。在仿真模型中加了33Ω的匹配電阻,選擇仿真信號頻率為66MHz方波,改變傳輸線長度分別為76.2mm和254mm時進行仿真。仿真結果如圖4所示。
圖3 X1、X2器件仿真模型

圖4 不同長度傳輸線仿真結果
從圖中看出,信號線加長後,由於傳輸線的等效電阻、電感和電容增大,傳輸線效應明顯加強,波形出現振蕩現象。因此在高頻PCB布線時除了要接匹配電阻外,還應盡量縮短傳輸線的長度,保持信號完整性。
在實際的PCB布bu線xian時shi,如ru果guo由you於yu產chan品pin結jie構gou的de需xu要yao,不bu能neng縮suo短duan信xin號hao線xian長chang度du時shi,應ying采cai用yong差cha分fen信xin號hao傳chuan輸shu。差cha分fen信xin號hao有you很hen強qiang的de抗kang共gong模mo幹gan擾rao能neng力li,能neng大da大da延yan長chang傳chuan輸shu距ju離li。差cha分fen信xin號hao有you很hen多duo種zhong,如ruECL、PECL、LVDS等,表1列出LVDS相對於ECL、PECL係統的主要特點。LVDS的恒流源模式低擺幅輸出使得LVDS能高速驅動,對於點到的連接,傳輸速率可達800Mbps,同時LVDS低噪聲、低功耗,連接方便,實際中使用較多。LVDS的驅動器由一個通常為3.5mA的恒流源驅動對差分信號線組成。接收端有一個高的直流輸入阻抗,幾科全部的驅動電流流經10Ω的終端電阻,在接收器輸入端產生約350mV電壓。當驅動狀態反轉時,流經電阻的電流方向改變,此時在接收端產生有效的邏輯狀態。圖5是利用LVDS芯片DS90LV031、DS90LV032把信號轉換成差分信號,進行長距離傳輸的波形圖。在仿真時設置仿真頻率為66MHz理想方波,傳輸距離為508mm,差分對終端接100Ω負載匹配傳輸線的差分阻抗。從仿真結果看,LVDS接收端的波形除了有延遲外,波形保持完好。

表1 LVDS、ECL、PECL邏輯標準對照表
圖5 LVDS電路仿真結果
由於頻率的提高,傳輸線之間的串擾明顯增大,對信號完整性也有很大的影響,可以通過仿真來預測、模擬,並采取措施加以改善。以CMOS信號為例建立仿真模型,如圖6所示。在仿真時設置幹擾信號的頻率為66MHz的方波,被幹擾者設置為零電平輸入,通過調整兩根線的間距和兩線之間平行走線的長度來觀察被幹擾者接收端的波形。仿真結果如圖7,分別為間距是203.2mm、406。4mm時的波形。

圖6 串擾模型
圖7 不同間距的串擾仿真結果
從仿真結果看出,兩線間距為406.4mm時,串擾電平為200mV左右,203.2mm時為500mV左右。可見兩線之間的間距越小串擾越大,所以在實際高速PCB布線時應盡量拉大傳輸線間距或在兩線之間加地線來隔離。
結束語
在zai高gao速su數shu字zi電dian路lu設she計ji中zhong,不bu用yong仿fang真zhen而er隻zhi憑ping傳chuan統tong的de設she計ji方fang法fa或huo經jing驗yan很hen難nan預yu測ce和he保bao證zheng信xin號hao完wan整zheng性xing,仿fang真zhen已yi成cheng為wei高gao速su信xin號hao設she計ji的de必bi要yao手shou段duan,利li用yong仿fang真zhen可ke以yi預yu測ce信xin號hao的de傳chuan輸shu情qing況kuang,從cong而er提ti高gao係xi統tong的de可ke靠kao性xing。
推薦閱讀:
一文看懂DDS原理、混疊、幅度調製
鎖相環環路濾波器設計
20A LED 驅動器提供準確度為 ±3% 的滿標度電流檢測以適合多種應用
- 噪聲中提取真值!瑞盟科技推出MSA2240電流檢測芯片賦能多元高端測量場景
- 10MHz高頻運行!氮矽科技發布集成驅動GaN芯片,助力電源能效再攀新高
- 失真度僅0.002%!力芯微推出超低內阻、超低失真4PST模擬開關
- 一“芯”雙電!聖邦微電子發布雙輸出電源芯片,簡化AFE與音頻設計
- 一機適配萬端:金升陽推出1200W可編程電源,賦能高端裝備製造
- 算力爆發遇上電源革新,大聯大世平集團攜手晶豐明源線上研討會解鎖應用落地
- 築基AI4S:摩爾線程全功能GPU加速中國生命科學自主生態
- 一秒檢測,成本降至萬分之一,光引科技把幾十萬的台式光譜儀“搬”到了手腕上
- AI服務器電源機櫃Power Rack HVDC MW級測試方案
- 突破工藝邊界,奎芯科技LPDDR5X IP矽驗證通過,速率達9600Mbps
- 車規與基於V2X的車輛協同主動避撞技術展望
- 數字隔離助力新能源汽車安全隔離的新挑戰
- 汽車模塊拋負載的解決方案
- 車用連接器的安全創新應用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall



