隨(sui)著(zhe)高(gao)速(su)信(xin)號(hao)的(de)普(pu)及(ji)，迫(po)切(qie)需(xu)要(yao)保(bao)證(zheng)這(zhe)些(xie)信(xin)號(hao)接(jie)口(kou)能(neng)夠(gou)維(wei)持(chi)正(zheng)確(que)時(shi)序(xu)和(he)保(bao)真(zhen)度(du)的(de)措(cuo)施(shi)。上(shang)升(sheng)時(shi)間(jian)一(yi)般(ban)在(zai)亞(ya)納(na)秒(miao)級(ji)
，傳(chuan)輸(shu)延(yan)時(shi)在(zai)納(na)秒(miao)級(ji)。係(xi)統(tong)對(dui)時(shi)序(xu)的(de)要(yao)求(qiu)越(yue)來(lai)越(yue)嚴(yan)格(ge)，如(ru)果(guo)不(bu)對(dui)信(xin)號(hao)通(tong)路(lu)進(jin)行(xing)認(ren)真(zhen)分(fen)析(xi)，將(jiang)無(wu)法(fa)獲(huo)得(de)精(jing)確(que)的(de)時(shi)序(xu)。 

 

 

上(shang)麵(mian)所(suo)有(you)這(zhe)些(xie)效(xiao)應(ying)會(hui)引(yin)入(ru)大(da)量(liang)的(de)時(shi)序(xu)誤(wu)差(cha)，某(mou)些(xie)情(qing)況(kuang)下(xia)還(hai)會(hui)產(chan)生(sheng)直(zhi)流(liu)誤(wu)差(cha)，從(cong)而(er)劣(lie)化(hua)了(le)信(xin)號(hao)通(tong)路(lu)。優(you)化(hua)信(xin)號(hao)通(tong)路(lu)可(ke)避(bi)免(mian)這(zhe)些(xie)誤(wu)差(cha)，在(zai)下(xia)麵(mian)的(de)案(an)例(li)研(yan)究(jiu)中(zhong)將(jiang)進(jin)行(xing)演(yan)示(shi)。

 

圖1. 簡單的高速傳輸線

 

圖1所示的電路中，源和負載阻抗都是電阻。對於下麵的案例研究
，我們將保持其電阻性，以便簡化分析。傳輸線的特性阻抗一般定義為ZO。在理想情況下，RS = ZO = RL。對於這些相同的案例研究，我們使用50Ω的阻抗。分析中可以采用任意阻抗，結果類似。

 

 

傳輸線有兩種基本簡化電路。

 

1.無損傳輸線

 

圖2所示為無損傳輸線。它之所以是無損的，是因為沒有產生損耗的阻性元件。

 

圖2. 無損傳輸線

 

采用四種阻抗定義無損和有損傳輸線。

 

 

2.有損傳輸線

 

如果R << jωL，G << jωC，那麼可以忽略R和G的有損項。這是對圖3的假設，由此，我們隻需要參考圖2。

 

圖3. 有損傳輸線

 

兩個基本特征參數定義了圖2所示傳輸線。

 

1.特征阻抗(ZO)
，其中：

 

；注意：這是一個實數。

 

傳輸時間(τ)，其中：

 

 

 

表1列出了一些常見導線的典型阻抗和傳輸延時。

 

表1. 線路阻抗的典型特征參數

 

 

現在，我們通過觀察三個基本阻抗來研究信號通路對信號保真度的影響。

 

RS = 驅動源阻抗。它會隨著應用而變化。某些應用中，RS為50Ω，有的應用則是75Ω
；如果由具有反饋通路的緩衝器直接驅動，它可能是數十歐姆甚至更低。當輸出來自CMOS緩衝器時
，則可能是幾千歐姆。

 

ZO = 信號通路或傳輸線的阻抗。該信號通路也會因為我們所選擇的單線、同軸電纜、微帶線或帶狀線的不同而變化。信號通路還具有另外一個更重要的參數，即
，信號通過整個通路的時間(τ)。

 

RL = 負載，這是我們定義的負載。在下麵的案例中它為電阻，隨應用的不同而變化。

 

所有三個參數都會以不同的方式影響信號，利用圖4所示設置分析其影響。這一設置是所有案例研究中所采用的基本電路。 

 

圖4. 測試原理圖

 

圖4中類似的設置會產生兩種反射。一是源反射係數(SRC)
，即RS和ZO的相互作用
，二是負載反射係數(LRC)，即ZO和RL的相互作用。所有這些反射係數都表示反射回來的電壓，其定義如下：

 

 

以及

 

 

 

下麵的四個案例研究以圖4中的設置為參考。唯一變化的參數是RS
、ZO和RL。

 

案例1 (RS = 0Ω，RL = ∞，ZO = 50Ω
，τ = 2.5ns)

 

規格與其最接近的實際案例是驅動ECL輸入的低阻緩衝器。

 

圖4中的發生器提供幅度為1V、上升時間(tr)為500ps的階躍脈衝。具有上述阻抗的VOUT仿真曲線如圖5所示。

 

圖5. RS = 0Ω，RL = ∞，ZO = 50Ω
，τ = 2.5ns

 

這一設置的問題是在輸出節點VOUTchuxianlemanfuzhendang。zheyianliyouxiebuqieshiji，yinweiwomenyibanbuhuiqudonglingzukangdechuanshuxian
，yebuhuiyouwuqiongdadefuzai。raner，zhedadaoletuchuwentidemude，ji，ruguozukanghesuocaiyongdefuzaijiejinshi
，jiangchuxianzheyiqingkuang。

 

案例2 (RS = 10Ω
，RL = 10kΩ
，ZO = 50Ω
，τ = 2.5ns)

 

案例2要更實際一些
，它演示了使用低阻緩衝器，在這個例子中為10Ω
，驅動帶有高阻抗負載的50Ω傳輸線。結果如圖6所示。在這一曲線中可以看到，在輸出節點VOUT觀察到了非常普遍的振鈴問題；振鈴最終衰減下去。

 

圖6. RS = 10Ω，RL = 10kΩ
，ZO = 50Ω
，τ = 2.5ns

 

案例3 (RS = 30Ω，RL = 500Ω
，ZO = 50Ω，τ = 2.5ns)

 

案例3和部分典型設置非常相似。這裏，輸入緩衝阻抗為30Ω，傳輸線是50Ω，負載為500Ω。測試設置和案例1、案例2的相同，但是振蕩或者振鈴大大降低了。我們在圖7曲線上所看到的是VOUT節點輸出波形的標準過衝和下衝。

 

圖7. RS = 30Ω
，RL = 500Ω，ZO = 50Ω
，τ = 2.5ns

 

案例4 (RS = 50Ω

，RL = 50Ω
，ZO = 50Ω，τ = 2.5ns)

 

最後，案例4闡述了輸入和傳輸線理想匹配以及傳輸線和輸出相匹配的情況。圖8所示為我們希望在VOUT節點出現的波形，沒有振蕩、振鈴或過衝。 

 

圖8. RS = 50Ω
，RL = 50Ω，ZO = 50Ω，τ = 2.5ns

 

 

1.這裏所討論的四個案例代表了很多可能案例的集合，這些案例出現的問題和上麵看到的相似。顯然，我們應該對源、傳輸線和負載進行匹配才能得到最佳結果。但是，實現匹配要比上麵案例所建議的措施困難得多。需要仔細研究：

 

   a. 源 源需要有匹配阻抗以及較大的帶寬
，但這並非總是可行。而且，有時源的邊沿可能已經有缺陷，例如，振鈴、過衝
、下衝和下陷等

，從而使匹配問題更加複雜。

 

   b. 傳輸線 傳輸線一般是印刷電路板(PCB)走線、較長的同軸電纜、簡單的導線或者雙絞線電纜等。這種通路的模型並不總是可以簡化為50Ω的阻抗。其阻抗分布可能非常複雜
，走線本身的實際形狀使得阻抗分配更加複雜。

 

   c. 負載 負載並不總是簡單的阻性負載。還需考慮負載連接有其它複雜阻抗的問題。加入連接器也是負載變得更加複雜。

 

2.源、信號通路和負載之間沒有進行仔細的匹配會導致輸出產生振蕩

、有害的振鈴效應等。圖5、圖6和圖7非常清楚地顯示了這些問題。

 

3.這(zhe)四(si)個(ge)案(an)例(li)還(hai)說(shuo)明(ming)了(le)我(wo)們(men)能(neng)夠(gou)減(jian)小(xiao)甚(shen)至(zhi)消(xiao)除(chu)振(zhen)鈴(ling)問(wen)題(ti)的(de)途(tu)徑(jing)。對(dui)於(yu)這(zhe)些(xie)案(an)例(li)

，提(ti)高(gao)低(di)阻(zu)抗(kang)源(yuan)的(de)輸(shu)出(chu)阻(zu)抗(kang)就(jiu)能(neng)夠(gou)有(you)效(xiao)地(di)增(zeng)大(da)輸(shu)出(chu)阻(zu)抗(kang)
，使(shi)其(qi)接(jie)近(jin)所(suo)需(xu)要(yao)的(de)50Ω阻抗。對高阻抗負載進行匹配也能夠有效地得到50Ω阻抗。

 

4.需(xu)要(yao)注(zhu)意(yi)的(de)是(shi)脈(mai)衝(chong)邊(bian)沿(yan)振(zhen)鈴(ling)和(he)假(jia)象(xiang)會(hui)改(gai)變(bian)波(bo)形(xing)，它(ta)對(dui)係(xi)統(tong)性(xing)能(neng)的(de)影(ying)響(xiang)很(hen)大(da)。特(te)別(bie)是(shi)這(zhe)些(xie)假(jia)象(xiang)出(chu)現(xian)在(zai)比(bi)較(jiao)器(qi)輸(shu)入(ru)時(shi)，會(hui)導(dao)致(zhi)錯(cuo)誤(wu)的(de)觸(chu)發(fa)。假(jia)象(xiang)還(hai)會(hui)增(zeng)大(da)信(xin)號(hao)通(tong)路(lu)的(de)延(yan)時(shi)。優(you)化(hua)信(xin)號(hao)通(tong)路(lu)有(you)助(zhu)於(yu)減(jian)小(xiao)這(zhe)些(xie)有(you)害(hai)的(de)影(ying)響(xiang)。

 

 

 

理論上

，您可以畫出眾所周知的“反射”圖tu
，驗yan證zheng上shang麵mian所suo有you案an例li的de結jie果guo。這zhe是shi非fei常chang有you用yong方fang式shi，能neng夠gou更geng好hao地di理li解jie這zhe些xie信xin號hao是shi怎zen樣yang出chu現xian在zai輸shu出chu端duan的de。雖sui然ran反fan射she圖tu很hen有you幫bang助zhu，但dan是shi需xu要yao一yi定ding的de時shi間jian，如ru果guo電dian路lu比bi較jiao複fu雜za，也ye很hen難nan使shi用yong。最zui簡jian單dan的de方fang法fa是shi下xia麵mian仿fang真zhen一yi節jie所suo建jian議yi的deSPICE仿真。使用SPICE仿真器之一對這四個案例進行仿真。

 

 

優化信號通路最快的方法是使用SPICE型仿真器。電路如圖4那樣簡單。記住以下幾點非常重要。

 

使用精確的源模型，如圖4所示。隻有源的輸出部分需要建模。這一模型應表示出串聯電阻、串聯電感和並聯電容。

圖4中表示的傳輸線不論是PCB走線還是同軸電纜、雙絞線等，都需要建立準確的模型。

 

最後
，對圖4中的負載也需要進行精確建模，以反映出電阻、電感和並聯電容。

 

對源、傳輸線和負載進行建模較好的工具是時域反射計(TDR)。使用TDR可以測量R
、L和C等元件
，從而建立更準確的模型。

 

 

很容易看出
，如果不能仔細地匹配整個信號通路上的源、傳輸線和負載，將會出現信號劣化。上麵討論的四個案例對此進行了演示。如果達不到匹配，會有無法預見的誤差出現。使用SPICE仿真器及其簡化建模方法能夠很快地找到問題所在。利用這些信息，可以迅速設計並驗證解決方案。

 

隨著頻率的升高

，需要投入大量的精力對整個信號通路進行建模和仿真。這樣可以保證最準確

、可預測的結果。