DFT 可(ke)以(yi)降(jiang)低(di)通(tong)過(guo)問(wen)題(ti)器(qi)件(jian)的(de)風(feng)險(xian)
，如(ru)果(guo)最(zui)終(zhong)在(zai)實(shi)際(ji)應(ying)用(yong)中(zhong)才(cai)發(fa)現(xian)器(qi)件(jian)有(you)缺(que)陷(xian)
，所(suo)產(chan)生(sheng)的(de)成(cheng)本(ben)將(jiang)遠(yuan)遠(yuan)高(gao)於(yu)在(zai)製(zhi)造(zao)階(jie)段(duan)發(fa)現(xian)的(de)成(cheng)本(ben)。它(ta)還(hai)能(neng)避(bi)免(mian)剔(ti)除(chu)無(wu)缺(que)陷(xian)器(qi)件(jian)，從(cong)而(er)提(ti)高(gao)良(liang)率(lv)。插(cha)入(ru) DFT 亦能縮短與測試開發相關的時間，並減少測試裝配好的芯片所需的時間。

 

DFT 是電子行業的警鍾，它采用自動測試模式生成器 (ATPG) 和存儲內置自測試 (MBIST)，是在芯片上插入測試結構（例如掃描鏈、MBIST 結構或壓縮/解壓邏輯）。掃描鏈通過串行移位寄存器增加了可控性和可觀察性。借助掃描鏈
，測試電路的工作得到簡化和縮減。使用 ATPG 工具自動生成測試模式能夠減少耗時繁瑣的測試向量創建任務。

 

當設計經過功能驗證後，片上測試架構（或掃描鏈）會(hui)在(zai)門(men)級(ji)的(de)基(ji)礎(chu)上(shang)被(bei)插(cha)入(ru)
，執(zhi)行(xing)此(ci)操(cao)作(zuo)時(shi)必(bi)須(xu)小(xiao)心(xin)謹(jin)慎(shen)
，因(yin)為(wei)這(zhe)可(ke)能(neng)會(hui)影(ying)響(xiang)芯(xin)片(pian)的(de)功(gong)能(neng)正(zheng)確(que)性(xing)。設(she)計(ji)更(geng)改(gai)需(xu)要(yao)進(jin)行(xing)門(men)級(ji)驗(yan)證(zheng)，以(yi)確(que)保(bao)設(she)計(ji)完(wan)整(zheng)性(xing)未(wei)受(shou)影(ying)響(xiang)。測(ce)試(shi)將(jiang)由(you)測(ce)試(shi)模(mo)式(shi)的(de)長(chang)序(xu)列(lie)執(zhi)行(xing)

，這(zhe)是(shi)一(yi)項(xiang)計(ji)算(suan)密(mi)集(ji)型(xing)任(ren)務(wu)，比(bi)寄(ji)存(cun)器(qi)傳(chuan)輸(shu)級(ji) (RTL) 驗證繁瑣得多。

 

值得一提的是，從設計角度而言，創建並插入 DFT 結jie構gou是shi一yi項xiang十shi分fen簡jian單dan的de工gong作zuo。不bu過guo，從cong密mi度du和he規gui模mo的de層ceng麵mian來lai看kan，設she計ji規gui模mo會hui增zeng加jia，同tong時shi測ce試shi設she計ji所suo需xu的de測ce試shi模mo式shi數shu量liang也ye會hui使shi設she計ji規gui模mo大da大da增zeng加jia。

 

 

當設計尺寸達到數億門時，基於軟件仿真器的驗證對於門級檢查而言速度過於緩慢。DFT 方fang法fa隻zhi會hui讓rang事shi情qing變bian得de更geng糟zao。如ru果guo這zhe些xie負fu擔dan還hai能neng夠gou應ying付fu，那na麼me優you先xian使shi用yong軟ruan件jian仿fang真zhen陣zhen列lie來lai推tui進jin流liu片pian有you助zhu於yu設she計ji工gong程cheng師shi的de工gong作zuo，但dan會hui為wei測ce試shi工gong程cheng師shi帶dai來lai阻zu礙ai。芯xin片pian通tong常chang隻zhi進jin行xing極ji少shao的de DFT 驗證就進行流片，而在流片後才執行徹底的 DFT 測試
，這時要修複設計缺陷為時已晚。

 

DFT yanzhengjuyouduozhongxingshi，baokuoxuyaoyanzhengdezidingyichushihuamoshi。takeyishiyouzidongceshimoshishengchengqigongjucharudepianshangshizhongkongzhiqi，zhexuyaozaimoshizhixingqijianjinxingdongtaiyanzheng；也可以是為 MBIST 添加的邏輯
，這通常需要對測試模式的相關邏輯進行功能驗證。SoC 可ke能neng包bao括kuo一yi個ge自zi定ding義yi初chu始shi化hua模mo式shi
，此ci模mo式shi能neng夠gou配pei置zhi測ce試shi並bing完wan成cheng從cong功gong能neng模mo式shi到dao測ce試shi模mo式shi的de轉zhuan換huan。其qi他ta測ce試shi模mo式shi可ke能neng會hui采cai用yong低di功gong耗hao技ji術shu
，測ce試shi期qi間jian

，芯xin片pian的de一yi部bu分fen將jiang進jin入ru低di功gong耗hao模mo式shi，這zhe就jiu需xu要yao在zai適shi當dang情qing況kuang下xia的de有you效xiao測ce試shi結jie構gou。

 

 

硬件加速能夠縮短執行徹底 DFT 驗證所需的仿真周期。同時還能驗證各種規模和複雜性的芯片的功能。

 

30 年(nian)來(lai)
，人(ren)們(men)一(yi)直(zhi)使(shi)用(yong)硬(ying)件(jian)加(jia)速(su)仿(fang)真(zhen)部(bu)署(shu)可(ke)重(zhong)複(fu)編(bian)程(cheng)的(de)硬(ying)件(jian)來(lai)增(zeng)加(jia)驗(yan)證(zheng)周(zhou)期(qi)，而(er)新(xin)的(de)部(bu)署(shu)模(mo)式(shi)使(shi)這(zhe)項(xiang)技(ji)術(shu)成(cheng)為(wei)更(geng)可(ke)行(xing)的(de)驗(yan)證(zheng)工(gong)具(ju)
，同(tong)時(shi)也(ye)為(wei)“App”的(de)方(fang)法(fa)奠(dian)定(ding)基(ji)礎(chu)。對(dui)於(yu)仍(reng)受(shou)困(kun)於(yu)基(ji)於(yu)軟(ruan)件(jian)仿(fang)真(zhen)器(qi)進(jin)行(xing)驗(yan)證(zheng)的(de)芯(xin)片(pian)設(she)計(ji)團(tuan)隊(dui)而(er)言(yan)
，近(jin)期(qi)推(tui)出(chu)的(de)一(yi)些(xie)硬(ying)件(jian)加(jia)速(su)仿(fang)真(zhen)應(ying)用(yong)程(cheng)序(xu)無(wu)疑(yi)是(shi)個(ge)好(hao)消(xiao)息(xi)。DFT App 能夠加速需要進行全麵門級仿真的芯片設計進程。借助自動生成的模式
，設計團隊能夠縮短整個模式開發周期。

 

這zhe類lei硬ying件jian加jia速su仿fang真zhen的de可ke擴kuo展zhan硬ying件jian和he編bian譯yi器qi能neng夠gou對dui嵌qian入ru了le掃sao描miao和he其qi他ta測ce試shi結jie構gou的de大da型xing門men級ji設she計ji進jin行xing測ce試shi模mo式shi驗yan證zheng。它ta具ju有you出chu色se性xing能neng，能neng夠gou運yun行xing更geng多duo仿fang真zhen周zhou期qi
，加jia快kuai DFT 分析。DFT App 支持行業標準 STIL 格式文件，可以與其他工具協同工作，STIL 文件可用於生產測試程序以便在製造過程中發現受損芯片。

 

用於硬件加速仿真的 DFT App 改變了硬件加速器在開發階段的編譯流程和運行時間。這將為編譯流程和運行時間帶來重大變化。具有掃描和 MBIST 結構的門級設計被載入硬件加速仿真的編譯器。編譯器創建了用於讀取Stil文件中測試向量的測試結構
，然後將這些向量應用到可綜合的待測器件 (DUT) 以及進行輸出比較。編譯器將用戶網表重新編譯並合成到一個能夠兼容硬件加速仿真的結構化描述中。編譯器創建了用於讀取Stil文wen件jian中zhong測ce試shi向xiang量liang的de測ce試shi結jie構gou
，然ran後hou將jiang這zhe些xie測ce試shi向xiang量liang用yong到dao可ke綜zong合he的de待dai測ce設she計ji上shang，再zai將jiang網wang表biao重zhong新xin編bian譯yi並bing合he成cheng到dao一yi個ge能neng夠gou兼jian容rong硬ying件jian加jia速su仿fang真zhen的de結jie構gou化hua描miao述shu中zhong。測ce試shi控kong製zhi架jia構gou還hai包bao括kuo比bi較jiao輸shu出chu的de機ji製zhi。參can見jian圖tu 1。

 

圖 1：經 DFT App 修改後的編譯流程。

 

調用時
，設計和測試平台被映射到硬件加速器中。在運行期間
，硬件加速仿真從 STIL 文件中提取測試向量，然後將其應用於 DUT 並比較輸出
，這一切都是以硬件加速仿真的速度完成。參見圖 2。

 

圖 2：顯示主機 PC 和硬件加速器操作分解的運行時間方框圖。

 

DFT App 可執行完整的 DFT 驗證模式設置
，從而縮短模式開發周期。通過結合可處理多達數十億個門的可擴展硬件加速仿真平台以及支持 DFT 方法的編譯器，能夠對已嵌入掃描和其他測試結構的大型門級設計進行測試模式驗證。

 

完成芯片製造後，相同的 STIL 文件亦能夠在測試車間使用。將測試向量載入 ATE
，對芯片執行測試，並將響應結果與 STIL 文件中的預期數值相比較。

 

 

硬件加速仿真的執行速度比軟件仿真高出幾個數量級，而不是小幅增加。在硬件加速仿真中運行 DFT 模式時，某些衡量標準提高了四到五個數量級。參見表 1。

 

表 1：體現了性能改進的 DFT App 基準數據對比

 

對於軟件仿真器通常需要三個月才能完成的測試，硬件加速仿真隻需兩小時就能完成
，從而可在芯片流片前對測試向量和 DFT 邏輯進行完整驗證。將 DFT App 應用於硬件加速仿真中，拓展了使用方式、提高性能
，並幫助驗證工程師規避風險。借助硬件加速器的強大功能，DFT 工程師現在已能使用“App”來確保芯片適合進入製造流程。