一
、上下拉電阻定義：

上拉就是將不確定的信號通過一個電阻嵌位在高電平！電阻同時起限流作用！下拉同理！
上拉是對器件注入電流
，下拉是輸出電流；弱強隻是上拉電阻的阻值不同，沒有什麼嚴格區分；對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

二、上下拉電阻作用：

1、提高電壓準位：a.當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3。5V）， 這時就需要在TTL的輸出端接上拉電阻
，以提高輸出高電平的值。b.OC門電路必須加上拉電阻
，以提高輸出的搞電平值。
2、加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。

3
、N/A pin防靜電、防幹擾：在COMS芯片上
，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗
， 提供泄荷通路。同時管腳懸空就比較容易接受外界的電磁幹擾。

4
、電阻匹配，抑製反射波幹擾：長線傳輸中電阻不匹配容易引起反射波幹擾
，加上下拉電阻是電阻匹配
，有效的抑製反射波幹擾。
5
、預設空間狀態/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預設缺省電位。 當你不用這些引腳的時候， 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時的狀態是由上下拉電阻獲得

6。 提高芯片輸入信號的噪聲容限：shuruduanruguoshigaozuzhuangtai

，huozhegaozukangshuruduanchuyuxuankongzhuangtai，cishixuyaojiashanglahuoxiala，yimianshoudaosuijidianpingeryingxiangdianlugongzuo。tongyangruguoshuchuduanchuyubeidongzhuangtai
，xuyaojiashanglahuoxiala
，rushuchuduanjinjinshiyigesanjiguandejidianji。congertigaoxinpianshuruxinhaodezaoshengrongxianzengqiangkangganraonengli。

{電源到元件間的叫上拉電阻
，作用是平時使該腳為高電平
地到元件間的叫下拉電阻，作用是平時使該腳為低電平
上拉電阻和下拉電阻的範圍由器件來定(我們一般用10K)

+Vcc
+------+=上拉電阻
|+-----+
|元件|
|+-----+
+------+=下拉電阻
-Gnd

一般來說上拉或下拉電阻的作用是增大電流
，加強電路的驅動能力
比如說51的p1口
還有
，p0口必須接上拉電阻才可以作為io口使用
上拉和下拉的區別是一個為拉電流，一個為灌電流
一般來說灌電流比拉電流要大
也就是灌電流驅動能力強一些}

三
、上拉電阻阻值的選擇原則:

1、從節約功耗及芯片的灌電流能力考慮應當足夠大
；電阻大
，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點
，通常在1k到10k之間選取。對下拉電阻也有類似道理

下頁內容：上下拉電阻原理
[page]
四、上下拉電阻原理：

shangladianzushijishangshijidianjishuchudefuzaidianzu。buguanshizaikaiguanyingyonghemonifangda

，cidianzudexuanzedoubushipainaodaide。gongzuozaixianxingfanweijiubuduoshuole，zaizhelishitaolundeshi晶體管是開關應用

，所以隻談開關方式。找個TTL器qi件jian的de資zi料liao單dan獨du看kan末mo級ji就jiu可ke以yi了le
，內nei部bu都dou有you負fu載zai電dian阻zu根gen據ju不bu同tong驅qu動dong能neng力li和he速su度du要yao求qiu這zhe個ge電dian阻zu值zhi不bu同tong
，低di功gong耗hao的de電dian阻zu值zhi大da
，速su度du快kuai的de電dian阻zu值zhi小xiao。

但(dan)芯(xin)片(pian)製(zhi)造(zao)商(shang)很(hen)難(nan)滿(man)足(zu)應(ying)用(yong)的(de)需(xu)要(yao)不(bu)可(ke)能(neng)同(tong)種(zhong)功(gong)能(neng)芯(xin)片(pian)做(zuo)許(xu)多(duo)種(zhong)，因(yin)此(ci)幹(gan)脆(cui)不(bu)做(zuo)這(zhe)個(ge)負(fu)載(zai)電(dian)阻(zu)
，改(gai)由(you)使(shi)用(yong)者(zhe)自(zi)己(ji)自(zi)由(you)選(xuan)擇(ze)外(wai)接(jie)，所(suo)以(yi)就(jiu)出(chu)現(xian)OC
、OD輸(shu)出(chu)的(de)芯(xin)片(pian)。由(you)於(yu)數(shu)字(zi)應(ying)用(yong)時(shi)晶(jing)體(ti)管(guan)工(gong)作(zuo)在(zai)飽(bao)和(he)和(he)截(jie)止(zhi)區(qu)，對(dui)負(fu)載(zai)電(dian)阻(zu)要(yao)求(qiu)不(bu)高(gao)，電(dian)阻(zu)值(zhi)小(xiao)到(dao)隻(zhi)要(yao)不(bu)小(xiao)到(dao)損(sun)壞(huai)末(mo)級(ji)晶(jing)體(ti)管(guan)就(jiu)可(ke)以(yi)
，大(da)到(dao)輸(shu)出(chu)上(shang)升(sheng)時(shi)間(jian)滿(man)足(zu)設(she)計(ji)要(yao)求(qiu)就(jiu)可(ke)，隨(sui)便(bian)選(xuan)一(yi)個(ge)都(dou)可(ke)以(yi)正(zheng)常(chang)工(gong)作(zuo)。

但dan是shi一yi個ge電dian路lu設she計ji是shi否fou優you秀xiu這zhe些xie細xi節jie也ye是shi要yao考kao慮lv的de。集ji電dian極ji輸shu出chu的de開kai關guan電dian路lu不bu管guan是shi開kai還hai是shi關guan對dui地di始shi終zhong是shi通tong的de，晶jing體ti管guan導dao通tong時shi電dian流liu從cong負fu載zai電dian阻zu經jing導dao通tong的de晶jing體ti管guan到dao地di
，截jie止zhi時shi電dian流liu從cong負fu載zai電dian阻zu經jing負fu載zai的de輸shu入ru電dian阻zu到dao地di，如ru果guo負fu載zai電dian阻zu選xuan擇ze小xiao點dian功gong耗hao就jiu會hui大da，這zhe在zai電dian池chi供gong電dian和he要yao求qiu功gong耗hao小xiao的de係xi統tong設she計ji中zhong是shi要yao盡jin量liang避bi免mian的de，如ru果guo電dian阻zu選xuan擇ze大da又you會hui帶dai來lai信xin號hao上shang升sheng沿yan的de延yan時shi，因yin為wei負fu載zai的de輸shu入ru電dian容rong在zai上shang升sheng沿yan是shi通tong過guo無wu源yuan的de上shang拉la電dian阻zu充chong電dian，電dian阻zu越yue大da上shang升sheng時shi間jian越yue長chang，下xia降jiang沿yan是shi通tong過guo有you源yuan晶jing體ti管guan放fang電dian
，時shi間jian取qu決jue於yu器qi件jian本ben身shen。因yin此ci設she計ji者zhe在zai選xuan擇ze上shang拉la電dian阻zu值zhi時shi
，要yao根gen據ju係xi統tong實shi際ji情qing況kuang在zai功gong耗hao和he速su度du上shang兼jian顧gu。

下麵從IC(MOS工藝)的角度
，分別就輸入/輸出引腳做一解釋:

1、 對芯片輸入管腳
， 若在係統板上懸空(未與任何輸出腳或驅動相接)是比較危險的。因為此時很有可能輸入管腳內部電容電荷累積使之達到中間電平(比如1。5V)
， 而使得輸入緩衝器的PMOS管和NMOS管同時導通， 這樣一來就在電源和地之間形成直接通路， 產生較大的漏電流， 時間一長就可能損壞芯片。 並且因為處於中間電平會導致內部電路對其邏輯(0或1)判斷混亂。 接上上拉或下拉電阻後， 內部點容相應被充(放)電至高(低)電平， 內部緩衝器也隻有NMOS(PMOS)管導通

， 不會形成電源到地的直流通路。 (至於防止靜電造成損壞， 因芯片管腳設計中一般會加保護電路
， 反而無此必要)。

2
、 對於輸出管腳:

1)正常的輸出管腳(push-pull型)， 一般沒有必要接上拉或下拉電阻。

2)OD或OC(漏極開路或集電極開路)型管腳，

這種類型的管腳需要外接上拉電阻實現線與功能(此時多個輸出可直接相連。 典型應用是: 係統板上多個芯片的INT(中斷信號)輸出直接相連
， 再接上一上拉電阻， 然後輸入MCU的INT引腳， 實現中斷報警功能)。

其工作原理是:

在正常工作情況下， OD型管腳內部的NMOS管關閉
， 對外部而言其處於高阻狀態， 外接上拉電阻使輸出位於高電平(無效中斷狀態); 當有中斷需求時， OD型管腳內部的NMOS管接通
， 因其導通電阻遠遠小於上拉電阻， 使輸出位於低電平(有效中斷狀態)。 針對MOS 電路上下拉電阻阻值以幾十至幾百K為宜。

(注: 此回答未涉及TTL工藝的芯片
， 也未曾考慮高頻PCB設計時需考慮的阻抗匹配， 電磁幹擾等效應。)

1)芯片引腳上注明的上拉或下拉電阻， 是指設計在芯片引腳內部的一個電阻或等效電阻。 設計這個電阻的目的
， 是為了當用戶不需要用這個引腳的功能時， 不用外加元件， 就可以置這個引腳到缺省的狀態。 而不會使 CMOS 輸入端懸空。 使用時要注意如果這個缺省值不是你所要的， 你應該把這個輸入端直接連到你需要的狀態。

2)這個引腳如果是上拉的話
， 可以用於 "線或" 邏輯。 外接漏極開路或集電極開路輸出的其他芯片。 組成負邏輯或輸入。 如果是下拉的話， 可以組成正邏輯 "線或"， 但外接隻能是 CMOS 的高電平漏極開路的芯片輸出， 這是因為 CMOS 輸出的高
， 低電平分別由 PMOS 和 NMOS 的漏極給出電流， 可以作成 P 漏開路或 N 漏開路。 而 TTL 的高電平由源極跟隨器輸出電流， 不適合 "線或"。

3)TTL 到 CMOS 的驅動或反之， 原則上不建議用上下拉電阻來改變電平， 最好加電平轉換電路。 如果兩邊的電源都是 5 伏， 可以直接連但影響性能和穩定， 尤其是 CMOS 驅動 TTL 時。 兩邊邏輯電平不同時， 一定要用電平轉換。 電源電壓 3 伏或以下時， 建議不要用直連更不能用電阻拉電平。

4)芯片外加電阻由應用情況決定， 但是在邏輯電路中用電阻拉電平或改善驅動能力都是不可行的。 需要改善驅動應加驅動電路。 改變電平應加電平轉換電路。 包括長線接收都有專門的芯片。