常見的ESD試驗等級為接觸放電：1級——2KV；2級——4KV；3級——6KV；4級——8KV
；空氣放電：1級——2KV；2級——4KV
；3級——8KV；4級——15KV。本人所處的醫療電子行業，產品的ESD試驗一般要達到第3等級，即接觸6KV
，空氣8KV。在整機ESD試驗方麵，本人也搞過了幾台不同型號的產品，也算搞出了一點眉目，總體的解決思想是把靜電流向地

，現總結如下。

 

 

特別是對於裸露在外的一些接口，比如USB、VGA、DC
、SD卡等，對這些接口進行接觸放電時
，靜電很容易就會“串”到(dao)電(dian)源(yuan)線(xian)上(shang)，靜(jing)電(dian)由(you)本(ben)來(lai)的(de)共(gong)模(mo)變(bian)成(cheng)了(le)差(cha)模(mo)
，此(ci)時(shi)電(dian)源(yuan)上(shang)就(jiu)會(hui)產(chan)生(sheng)一(yi)個(ge)很(hen)高(gao)的(de)尖(jian)峰(feng)，很(hen)多(duo)芯(xin)片(pian)都(dou)承(cheng)受(shou)不(bu)了(le)
，發(fa)生(sheng)死(si)機(ji)，複(fu)位(wei)等(deng)問(wen)題(ti)。對(dui)於(yu)電(dian)源(yuan)VCC的ESD保護，可以並接TVS管來解決。TVS管與穩壓二極管很相似，都有一個額定的電壓
，不同的是它的響應速度特別快，對靜電有很好的泄放作用。例如對於USB接口（見圖1.1、圖1.2），VCC和外殼地之間並接5V的TVS管。相當於把電源和地鉗位在5V以內
，這樣可以有效地把靜電電流導向地，達到效果很明顯。要注意的是布局布線的時候，TVS管要盡量靠近接口的位置，TVS的陰極以最近的路徑接到接口的外殼地（如果有的話）。

 

圖1.1

 

圖1.2

 

 

對外接口的信號線同樣需要保護，否則靜電經過信號線直接到達芯片IO管腳，雖然芯片的IO都有二極管保護
，一般可以抵禦+-2KV的靜電
，但是對於+-6KV的ESD接觸放電
，就會遭遇損壞的風險。同樣是USB接口


，如圖2.1
，差分信號線D+和D-接了個ESD器件TPD4S012
，實際上是與USB電源和地並接反向二極管，把電流導向USB電源或者地。

 

圖2.1

 

 

有些IC特別容易受靜電影響，進行ESD試驗時，總是發生複位或者死掉。究其原因
，一般都是電源引腳受到幹擾。對此可以對其電源添加LC濾波。一般芯片的VDD管腳旁邊都會有一個去耦電容，但是這個去耦電容是沒有辦法有效攔截靜電的，甚至是幾十uF的(de)鉭(tan)電(dian)容(rong)並(bing)接(jie)小(xiao)電(dian)容(rong)
，效(xiao)果(guo)仍(reng)舊(jiu)不(bu)佳(jia)。這(zhe)時(shi)候(hou)，如(ru)果(guo)再(zai)串(chuan)一(yi)個(ge)小(xiao)電(dian)感(gan)，情(qing)況(kuang)就(jiu)得(de)到(dao)很(hen)好(hao)的(de)改(gai)觀(guan)。靜(jing)電(dian)放(fang)電(dian)會(hui)產(chan)生(sheng)一(yi)個(ge)尖(jian)峰(feng)，同(tong)屬(shu)於(yu)高(gao)頻(pin)幹(gan)擾(rao)，LC可以很好地將高頻濾除
，使通過電感之後的尖峰大大減弱
，IC就不容易死機或者複位。

 

本人有一次對整機EMC整改
，ESD試驗時，按鍵控製板的MCU老是複位。後來用示波器進行追蹤，發現是外部看門狗芯片發生複位
，導致MCU複位。於是先在電源上並接TVS管，還是會複位；再在看門狗芯片VCC管腳旁並接22uF鉭電容，情況好一些，但還是會複位
；最後再串接一個0.47uH的貼片電容
，組成LC濾波（如圖3.1所示）。在+-6KV的ESD接觸放電下，就再也不會複位，而且工作正常。

 

圖3.1

 

 

PCB要盡可能多的鋪地。如果是雙麵板，兩麵都要大麵積鋪銅，而且還要有足夠的地過孔；如果是四層板或以上，主要元件層的臨近平麵層要設置成地層。比如四層板，如果主要元件在頂層，那麼分層為：頂層->地層->電源層->底層；如果主要元件在底層
，分層為：頂層->電源層->地層->底層。

 

 

靜(jing)電(dian)要(yao)得(de)到(dao)有(you)效(xiao)釋(shi)放(fang)

，就(jiu)要(yao)保(bao)證(zheng)良(liang)好(hao)的(de)接(jie)地(di)。對(dui)於(yu)醫(yi)療(liao)電(dian)子(zi)，一(yi)般(ban)的(de)醫(yi)療(liao)電(dian)子(zi)產(chan)品(pin)比(bi)如(ru)監(jian)護(hu)儀(yi)，機(ji)身(shen)後(hou)麵(mian)都(dou)會(hui)有(you)一(yi)個(ge)等(deng)電(dian)位(wei)接(jie)地(di)端(duan)。在(zai)做(zuo)ESD試驗的時候，這個接地 端也是要接大地的，這樣就有了一個靜電快速泄放的途徑。如圖5.1，假如主電路板分為三個模塊：電源板，主控板和接口板
，接口板的接口外殼地要和信號地分 kai，ranhoujiekoubandewaikedihedengdianweiduanyongcudaoxianxianglian。xitongdexinhaodikeyicongdianyuanbandewaikediyuxinhaodixianglianranhougongyongyigencudaoxianyudengdianweiduanxianglian。zhisuoyimeiyoucaiyongmeikuaiban 都分別接到等電位端的星形接地方法，是因為星形接地會形成接地環路
，從而增加射頻噪聲和容易受電磁幹擾。

 

圖5.1

 

 

從原理圖的設計到PCB的布局布線
，EMC的設計思想就應該在深深的腦海裏。設計出了好的原理圖，如果PCB布bu局ju布bu線xian不bu當dang，那na麼me出chu來lai的de板ban子zi是shi失shi敗bai的de。如ru果guo芯xin片pian的de去qu耦ou電dian容rong離li芯xin片pian的de管guan腳jiao很hen遠yuan
，那na也ye就jiu失shi去qu了le去qu耦ou的de作zuo用yong。如ru果guo敏min感gan信xin號hao的de走zou線xian太tai長chang，就jiu會hui引yin入ru意yi想xiang不bu到dao的de電dian磁ci幹gan擾rao。在zai抗kangESD方麵，敏感的器件或者信號線（如reset）應該遠離PCB邊緣
，防止空氣放電直接幹擾到器件和信號線。PCB邊緣應該留有一定寬度的空隙或者鋪銅。